測(cè)試儀廣泛應(yīng)用于國(guó)民經(jīng)濟(jì)和國(guó)防建設(shè)的各個(gè)領(lǐng)域，是科研和生產(chǎn)不可或缺的重要裝備之一。其工作原理是由信號(hào)發(fā)生裝置向被測(cè)對(duì)象發(fā)送激勵(lì)信號(hào)，同時(shí)由信號(hào)采集與處理裝置通過傳感器采集被測(cè)對(duì)象的響應(yīng)信號(hào)，并送到上位機(jī)進(jìn)行數(shù)據(jù)分析和處理。本文研究采用靈活的現(xiàn)場(chǎng)可編程邏輯陣列FPGA為核心，協(xié)調(diào)整個(gè)儀器的運(yùn)轉(zhuǎn)，并采用先進(jìn)的USB總線技術(shù)，將信號(hào)發(fā)生、信號(hào)采集與處理有機(jī)地集成為一體的多功能測(cè)試儀。 本文的第一章介紹了測(cè)試儀及其研究應(yīng)用現(xiàn)狀，根據(jù)儀器的成本、便攜性和通用性要求不斷提高的發(fā)展趨勢(shì)，提出了本課題的研究任務(wù)和關(guān)鍵技術(shù)； 第二章從硬件和軟件兩個(gè)方面討論了測(cè)試儀的總體設(shè)計(jì)方案，并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個(gè)功能模塊的硬件設(shè)計(jì)； 第三章討論了USB模塊相關(guān)的軟件設(shè)計(jì)，其中包含USB固件設(shè)計(jì)、驅(qū)動(dòng)程序設(shè)計(jì)和客戶應(yīng)用程序設(shè)計(jì)三個(gè)方面的內(nèi)容，詳細(xì)論述了各部分軟件的架構(gòu)和主要功能模塊的實(shí)現(xiàn)。 第四章討論了主控器FPGA的設(shè)計(jì)，是本文的核心部分。先從總體上介紹了FPGA的設(shè)計(jì)方案，然后從MCU模塊、信號(hào)采集模塊、信號(hào)發(fā)生模塊三部分具體描述了其實(shí)現(xiàn)方式。軟件設(shè)計(jì)上采用了模塊化的設(shè)計(jì)思想，使得結(jié)構(gòu)清晰，可讀性強(qiáng)，易于進(jìn)一步開發(fā)；并且靈活的使用了有限狀態(tài)機(jī)，大大提高了程序的穩(wěn)定性和運(yùn)行效率。 第五章介紹了DSP模塊的設(shè)計(jì)，討論了波形生成的原理及實(shí)現(xiàn)，并提出了與FPGA接口的方式。 第六章詳細(xì)描述了實(shí)驗(yàn)的步驟和結(jié)果，分別從單通道采樣和多通道采樣兩方面實(shí)驗(yàn)，驗(yàn)證了儀器的性能和設(shè)計(jì)的可行性。
上傳時(shí)間： 2013-06-25
上傳用戶：moqi
?開發(fā)GAL/PAL的軟件，DOS界面進(jìn)行行為級(jí)仿真，判斷設(shè)計(jì)的可行性，驗(yàn)證模塊的功能和設(shè)計(jì)的 debug。然后是調(diào)試和分析環(huán)境中使用代碼處理箱（verisure/for verilog) (VHDLCover /for VHDL)分析仿真結(jié)果，驗(yàn)證測(cè)試級(jí)別。
上傳時(shí)間： 2013-04-24
上傳用戶：shwjl
密集型的矩陣運(yùn)算在信號(hào)處理和圖像處理中被廣泛應(yīng)用，而且往往需要系統(tǒng)進(jìn)行實(shí)時(shí)運(yùn)算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是很有意義的。FPGA的運(yùn)算速度快并且可以并行運(yùn)算，和其它矩陣運(yùn)算的實(shí)現(xiàn)方式相比，F(xiàn)PGA有其獨(dú)特的優(yōu)勢(shì)。本文主要設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的各種矩陣運(yùn)算模塊。 本文首先介紹了矩陣運(yùn)算的特點(diǎn)和原理，接著討論了FPGA浮點(diǎn)運(yùn)算單元的VHDL設(shè)計(jì)方法，在此基礎(chǔ)上，設(shè)計(jì)了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運(yùn)算模塊，給出矩陣階數(shù)擴(kuò)大時(shí)各種矩陣運(yùn)算的分塊實(shí)現(xiàn)方法。然后在ModelSim環(huán)境下仿真了一般矩陣的求逆模塊，與Maflab仿真結(jié)果比較，分析了運(yùn)算精度、時(shí)間復(fù)雜度和資源占用情況，在Virtex-4系列FPGA硬件平臺(tái)上進(jìn)行了調(diào)試和測(cè)試，并通過USB接口將矩陣運(yùn)算結(jié)果送入PC機(jī)，驗(yàn)證了基于FPGA矩陣運(yùn)算的正確性和可行性。最后對(duì)矩陣求逆模塊在雷達(dá)信號(hào)中的應(yīng)用作了簡(jiǎn)單介紹。
上傳時(shí)間： 2013-07-20
上傳用戶：561596
圖像采集和處理技術(shù)在機(jī)器視覺和圖像分析等諸多領(lǐng)域應(yīng)用十分廣泛，大部分情況下，采集卡只需將前端相機(jī)捕獲的圖像信息正確地傳回計(jì)算機(jī)即可。但是在要求較高的應(yīng)用場(chǎng)合需要采集卡能準(zhǔn)確控制外部光源和相機(jī)，完成圖像采集，預(yù)處理，數(shù)據(jù)傳輸。只有這樣，用戶才可以根據(jù)不同的興趣和需求對(duì)特定的某些圖像進(jìn)行采集、傳輸以及處理，以達(dá)到某種分析目的。 本文根據(jù)國(guó)家985二期項(xiàng)目“三維粒子圖像測(cè)速系統(tǒng)”的圖像采集與處理需要，設(shè)計(jì)開發(fā)了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實(shí)現(xiàn)的核心器件，不僅實(shí)現(xiàn)了傳統(tǒng)意義上的圖像采集，而且實(shí)現(xiàn)了CCD相機(jī)控制和激光器同步曝光功能，打破了以往單純靠增加硬件設(shè)備實(shí)現(xiàn)同步控制的方法，簡(jiǎn)化了系統(tǒng)硬件結(jié)構(gòu)并節(jié)約系統(tǒng)成本。此外，在系統(tǒng)中嵌入了圖像增強(qiáng)算法和采用PCI接口與計(jì)算機(jī)連接滿足了高速采集的要求。同時(shí)，采用市場(chǎng)上廣泛應(yīng)用的Camera Link作為采集卡的圖像輸入接口，提高了系統(tǒng)的通用性、傳輸速率和抗干擾能力，簡(jiǎn)化圖像獲取設(shè)備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機(jī)控制的采集卡將使機(jī)器視覺系統(tǒng)，圖像測(cè)速等諸多領(lǐng)域的圖像采集應(yīng)用變得更為便捷。 論文首先對(duì)圖像采集卡系統(tǒng)的組成、整體方案和可行性進(jìn)行了論證。然后給出了圖像采集卡的硬件設(shè)計(jì)。在此部分結(jié)合整體設(shè)計(jì)方案，討論芯片的選型問題。根據(jù)所選芯片的本身特點(diǎn)，分模塊地對(duì)圖像采集卡的硬件設(shè)計(jì)原理進(jìn)行了詳細(xì)的闡述。接下來是圖像采集卡的軟件設(shè)計(jì)部分。用VHDL和原理圖結(jié)合的方法對(duì)FPGA進(jìn)行編程，實(shí)現(xiàn)了圖像采集系統(tǒng)的各個(gè)功能模塊。根據(jù)圖像采集系統(tǒng)的要求用DriverWorks軟件設(shè)計(jì)了圖像采集卡的WDM底層驅(qū)動(dòng)程序和上層應(yīng)用程序。最后是用FPGA實(shí)現(xiàn)了帶修改參數(shù)的硬件嵌入式圖像處理算法——圖像增強(qiáng)。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對(duì)FPGA設(shè)計(jì)的模塊進(jìn)行了硬件調(diào)試，給出了調(diào)試的時(shí)序圖和調(diào)試結(jié)果，經(jīng)測(cè)試分析該采集卡滿足“三維粒子圖像測(cè)速系統(tǒng)”的要求，達(dá)到了預(yù)期目標(biāo)。
上傳時(shí)間： 2013-04-24
上傳用戶：cazjing
人體血液成份的無創(chuàng)檢測(cè)是生物醫(yī)學(xué)領(lǐng)域尚未攻克的前沿課題之一，動(dòng)態(tài)光譜法在理論上克服了其它檢測(cè)方法難以逾越的障礙——個(gè)體差異和測(cè)量條件對(duì)檢測(cè)結(jié)果的影響。實(shí)現(xiàn)動(dòng)態(tài)光譜檢測(cè)，其關(guān)鍵在于采集多波長(zhǎng)的光電容積脈搏波信號(hào)，并對(duì)其進(jìn)行處理。針對(duì)動(dòng)態(tài)光譜檢測(cè)中信號(hào)微弱、信噪比低、處理數(shù)據(jù)量大的特點(diǎn)，本文設(shè)計(jì)了基于FPGA和面陣CCD攝像頭的動(dòng)態(tài)光譜數(shù)據(jù)采集與預(yù)處理系統(tǒng)，提高檢測(cè)精度，采集出滿足動(dòng)態(tài)光譜信號(hào)提取要求的光電脈搏波；并對(duì)動(dòng)態(tài)光譜頻域提取法的核心算法FFT的FPGA實(shí)現(xiàn)進(jìn)行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規(guī)光柵光譜儀中的光電接收器，實(shí)現(xiàn)對(duì)多波長(zhǎng)的光電容積脈搏波的檢測(cè)。結(jié)合面陣CCD的二維圖像特點(diǎn)，采用信號(hào)累加法去除噪聲，提高信號(hào)的信噪比。 創(chuàng)新性的提出一種不同于以往的信號(hào)累加方法——將處于同一行的視頻信號(hào)在采樣過程中直接累加，然后再進(jìn)行傳輸和存儲(chǔ)。不同于幀累加和異行累加，這種同行累加方式不但大大的提高了信號(hào)的信噪比，同時(shí)減小了數(shù)據(jù)的傳輸速度和傳輸量，降低了對(duì)存儲(chǔ)器容量的要求，改善了動(dòng)態(tài)光譜信號(hào)檢測(cè)系統(tǒng)的性能。 針對(duì)面陣CCD攝像頭輸出的復(fù)合視頻信號(hào)的特點(diǎn)，設(shè)計(jì)視頻信號(hào)解調(diào)電路，得到高速、高精度的數(shù)字視頻信號(hào)和準(zhǔn)確的視頻同步信號(hào)，用于后續(xù)的視頻信號(hào)采集與處理。 根據(jù)動(dòng)態(tài)光譜信號(hào)檢測(cè)和視頻信號(hào)采集的要求，選擇可編程邏輯器件FPGA作為硬件平臺(tái)，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預(yù)處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)了視頻信號(hào)的精確定位，通過光譜信號(hào)的高速同行累加，實(shí)現(xiàn)了光電脈搏波信號(hào)的高精度檢測(cè)。系統(tǒng)采用基于FPGA的Nios II嵌入式處理器系統(tǒng)，通過對(duì)其應(yīng)用程序的開發(fā)，可靠的實(shí)現(xiàn)了數(shù)據(jù)的采集、傳輸和存儲(chǔ)，提高了系統(tǒng)的集成度，降低了開發(fā)成本。 為實(shí)現(xiàn)動(dòng)態(tài)光譜信號(hào)的頻域提取，研究了基于FPGA的FFT實(shí)現(xiàn)方案，對(duì)各關(guān)鍵模塊進(jìn)行設(shè)計(jì)，為動(dòng)態(tài)光譜信號(hào)的進(jìn)一步處理打下良好的基礎(chǔ)。 最后，通過實(shí)驗(yàn)證明了系統(tǒng)數(shù)據(jù)采集的正確性和信號(hào)預(yù)處理的可行性，得到了符合動(dòng)態(tài)光譜信號(hào)提取要求的脈搏波信號(hào)。
標(biāo)簽： 動(dòng)態(tài) 光譜數(shù)據(jù)采集 預(yù)處理
上傳時(shí)間： 2013-04-24
上傳用戶：cknck
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實(shí)現(xiàn)與現(xiàn)有和未來多種電臺(tái)的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。 首先介紹了軟件無線電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無線電的基本理論，主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。 然后簡(jiǎn)要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo)，給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。 最后基于EP1S80開發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明，該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。
標(biāo)簽： 信道 中頻 仿真實(shí)現(xiàn) 收機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-06-12
上傳用戶：qq521
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對(duì)CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對(duì)系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測(cè)調(diào)試相結(jié)合方法。 論文首先對(duì)16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級(jí)仿真，并對(duì)實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號(hào)的時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號(hào)時(shí)域測(cè)試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對(duì)增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。
標(biāo)簽： FPGA QAM 16 調(diào)制
上傳時(shí)間： 2013-07-29
上傳用戶：hwl453472107
隨著印制電路板功能的日益增強(qiáng)，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個(gè)功能單元之間的連線間距越來越細(xì)密，基于探針的電路系統(tǒng)測(cè)試方法已經(jīng)很難滿足現(xiàn)在的測(cè)試需要。邊界掃描測(cè)試(BST)技術(shù)通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個(gè)引腳上，相當(dāng)于設(shè)置了施加激勵(lì)和觀測(cè)響應(yīng)的內(nèi)建虛擬探頭，通過該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測(cè)性和可控性，降低測(cè)試難度。針對(duì)這種測(cè)試需求，本文給出了基于FPGA的邊界掃描控制器設(shè)計(jì)方法。 完整的邊界掃描測(cè)試系統(tǒng)主要由測(cè)試控制部分和目標(biāo)器件構(gòu)成，其中測(cè)試控制部分由測(cè)試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個(gè)系統(tǒng)的核心，它主要實(shí)現(xiàn)JTAG協(xié)議的自動(dòng)轉(zhuǎn)換，產(chǎn)生符合IEEE標(biāo)準(zhǔn)的邊界掃描測(cè)試總線信號(hào)，而邊界掃描測(cè)試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此，設(shè)計(jì)一個(gè)能夠快速、準(zhǔn)確的完成JTAG協(xié)議轉(zhuǎn)換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術(shù)的基本原理入手，分析邊界掃描測(cè)試的物理基礎(chǔ)、邊界掃描的測(cè)試指令及與可測(cè)性設(shè)計(jì)相關(guān)的標(biāo)準(zhǔn)，提出了邊界掃描控制器的總體設(shè)計(jì)方案。其次，采用模塊化設(shè)計(jì)思想、VHDL語言描述來完成要實(shí)現(xiàn)的邊界掃描控制器的硬件設(shè)計(jì)。然后，利用自頂向下的驗(yàn)證方法，在對(duì)控制器內(nèi)功能模塊進(jìn)行基于Testbench驗(yàn)證的基礎(chǔ)上，利用嵌入式系統(tǒng)的設(shè)計(jì)思想，將所設(shè)計(jì)的邊界掃描控制器集成到SOPC中，構(gòu)成了基于SOPC的邊界掃描測(cè)試系統(tǒng)。并且對(duì)SOPC系統(tǒng)進(jìn)行軟硬件協(xié)同仿真，實(shí)現(xiàn)對(duì)邊界掃描控制器的功能驗(yàn)證后將其應(yīng)用到實(shí)際的測(cè)試電路當(dāng)中。最后，在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上，軟硬件結(jié)合對(duì)整個(gè)系統(tǒng)可行性進(jìn)行了測(cè)試。從測(cè)試結(jié)果看，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)，該邊界掃描控制器的設(shè)計(jì)方案是正確可行的。 本文設(shè)計(jì)的邊界掃描控制器具有自主知識(shí)產(chǎn)權(quán)，可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測(cè)試系統(tǒng)，并且為SOPC系統(tǒng)提供了一個(gè)很有實(shí)用價(jià)值的組件，具有很明顯的現(xiàn)實(shí)意義。
上傳時(shí)間： 2013-07-20
上傳用戶：hewenzhi
?開發(fā)GAL/PAL的軟件，DOS界面進(jìn)行行為級(jí)仿真，判斷設(shè)計(jì)的可行性，驗(yàn)證模塊的功能和設(shè)計(jì)的debug。然后是調(diào)試和分析環(huán)境中使用代碼處理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真結(jié)果，驗(yàn)證測(cè)試級(jí)別。
上傳時(shí)間： 2013-04-24
上傳用戶：123312
短波通信由于其固有的優(yōu)點(diǎn)，在無線通信特別是軍事通信中有著很重要的應(yīng)用，國(guó)內(nèi)外對(duì)短波電臺(tái)以及高速調(diào)制解調(diào)器的研究也是相當(dāng)多，然而有些硬件結(jié)構(gòu)相似的電臺(tái)信號(hào)特征差異卻很大，這極大地限制了不同電臺(tái)間的互通互連。而軟件無線電用軟件代替部分硬件，可以通過不同軟件模塊來實(shí)現(xiàn)不同的功能，因此利用軟件無線電，可以在相同的硬件平臺(tái)上，實(shí)現(xiàn)多種短波數(shù)字化業(yè)務(wù)，而本文重點(diǎn)研究的就是基于軟件無線電的短波串行體制。 首先對(duì)短波串行體制標(biāo)準(zhǔn)進(jìn)行了詳細(xì)地研究，并對(duì)發(fā)射端實(shí)現(xiàn)方法進(jìn)行了具體的說明。其次闡述了中頻數(shù)字接收機(jī)相關(guān)基本理論，在研究信號(hào)采樣理論、多速率數(shù)字信號(hào)處理理論、濾波器設(shè)計(jì)理論、FPGA硬件數(shù)字算法等基礎(chǔ)上，并結(jié)合實(shí)際應(yīng)用要求，提出了適合于FPGA實(shí)現(xiàn)的數(shù)字化中頻處理系統(tǒng)方案，對(duì)系統(tǒng)進(jìn)行了仿真，驗(yàn)證了系統(tǒng)方案的可行性，然后通過Verilog編程完成了數(shù)字下變頻的FPGA實(shí)現(xiàn)，效果較好。最后對(duì)接收端的基帶處理方法進(jìn)行了一些探索。
標(biāo)簽： FPGA DSP 數(shù)字化 接收機(jī)
上傳時(shí)間： 2013-07-19
上傳用戶：czh415
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
