本例展示了如何利用外設(shè)TIM2來產(chǎn)生四路頻率不同的信號。 TIM2時(shí)鐘設(shè)置為36MHz，預(yù)分頻設(shè)置為2，使用輸出比較-翻轉(zhuǎn)模式（Output Compare Toggle Mode）。 TIM2計(jì)數(shù)器時(shí)鐘可表達(dá)為：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz 設(shè)置TIM2_CCR1寄存器值為32768，則CC1更新頻率為TIM2計(jì)數(shù)器時(shí)鐘頻率除以CCR1寄存器值，為366.2 Hz。因此，TIM2通道1可產(chǎn)生一個(gè)頻率為183.1 Hz的周期信號。 同理，根據(jù)寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，TIM2通道2可產(chǎn)生一個(gè)頻率為366.3 Hz的周期信號；TIM2通道3可產(chǎn)生一個(gè)頻率為732.4 Hz的周期信號；TIM2通道4可產(chǎn)生一個(gè)頻率為1464.8 Hz的周期信號。 可以通過示波器觀察各路輸出
上傳時(shí)間： 2014-01-22
上傳用戶：plsee
利用51單片機(jī)的兩個(gè)定時(shí)器同時(shí)產(chǎn)生兩路脈沖，其中一路為頻率、占空比可調(diào)的PWM，另一路可以串行發(fā)送給定數(shù)據(jù)（即載波）。
標(biāo)簽： 51單片機(jī) 定時(shí)器 脈沖
上傳時(shí)間： 2013-12-17
上傳用戶：zhouli
一個(gè)非常完美復(fù)雜的、效率極高尋路程序，完全可編譯，
上傳時(shí)間： 2014-01-21
上傳用戶：xiaohuanhuan
sTC系列單片機(jī)內(nèi)部AD的應(yīng)用 STC89LE52AD、54AD、58AD、516AD這幾款89系列的STC單片機(jī)內(nèi)部自帶有8路8位的AD轉(zhuǎn)換器，分布在P1口的8位上，當(dāng)時(shí)鐘在40MHz以下時(shí)，每17個(gè)機(jī)器周期可完成一次AD轉(zhuǎn)換。
上傳時(shí)間： 2017-04-16
上傳用戶：weixiao99
基于ATmega16L 單片機(jī)的六路搶答器設(shè)計(jì)，可完成搶答器的基本功能
標(biāo)簽： ATmega 16L 16 單片機(jī)
上傳時(shí)間： 2014-01-10
上傳用戶：15071087253
程序所在目錄：ex6_AD 板上引出的兩路A/D 轉(zhuǎn)換對應(yīng)DSP 的A/D 模塊分別是通道0 和通道8，輸入電壓0-5V 。 本開發(fā)板使用DA 的輸出作為AD 的輸入，因此需將5J2 的1-2，3-4 分別用短路子短接。 打開CC2000,進(jìn)行如下操作： 1．Project->Open ，打開該目錄中的工程文件。 2．Project->Rebuild ALL,編譯鏈接 3．File->Load Program 4．光標(biāo)移到Que()函數(shù)的asm(" NOP ")所處的行。 5． Debug->Toggle breakpoint （快捷鍵F9） 6． Debug->Animate （快捷鍵F12） 7． View->Watch Window ，在出現(xiàn)的watch 窗體中點(diǎn)右鍵分別插入變量AD_SIG0,AD_SIG8，則可看到所采到的這兩路信號的電壓值。 如果結(jié)果稍微不精確，請不要在意，這可能是因?yàn)闆]有采用專用基準(zhǔn)源，以及信號不穩(wěn)定的緣故。另外,TMS320LF2407 的內(nèi)置A/D 的精度并不是很高。在前面兩種情況已得到保證的情況下，變化幅度仍較大。（ ^_^ 呵呵，外面好一點(diǎn)的一片A/D 芯片就不低于100 塊，所以想想能湊合著用也就可以了。）
上傳時(shí)間： 2013-12-17
上傳用戶：refent
dsPIC33F型號的CPU可配置10位或12位的ADC采樣，轉(zhuǎn)換完成后直接從DMA中讀取轉(zhuǎn)換結(jié)果。源碼中對多路模擬量進(jìn)行采樣，對ADC及DMA分別進(jìn)行了配置。
上傳時(shí)間： 2014-01-23
上傳用戶：sy_jiadeyi
本文設(shè)計(jì)了基于USB 端口的多路語音信號實(shí)時(shí)采集系統(tǒng)。在詳細(xì)分析其硬件電路的功用與組成的基礎(chǔ)上,給出了軟件的流程圖及部 分關(guān)鍵程序代碼。通過在實(shí)驗(yàn)室環(huán)境下的系統(tǒng)測試可以得出,該系統(tǒng)具有采集速度快、支持熱插拔、多路同時(shí)采集與存儲、實(shí)時(shí)顯示等優(yōu)點(diǎn),可作為對輸入信號要求較高的語音信號處理系統(tǒng)輸入端
上傳時(shí)間： 2017-07-11
上傳用戶：GavinNeko
設(shè)計(jì)一個(gè)四路搶答器。搶答器必須具有互鎖功能，同時(shí)搶答時(shí)每次只能有一個(gè)輸出有效。同時(shí)，搶答時(shí)具有計(jì)時(shí)功能，限定選手的答題時(shí)間，在接近規(guī)定時(shí)間時(shí)進(jìn)行提示，達(dá)到規(guī)定時(shí)間發(fā)出終止音。主持人可控制加分或減分。
上傳時(shí)間： 2017-09-27
上傳用戶：宋桃子
1 系統(tǒng)功能 本系統(tǒng)擬定對頻率范圍在1~50 kHz左右的TTL電平脈沖序列進(jìn)行多路延遲處理。各路延遲時(shí)間分別由單片機(jī)動態(tài)設(shè)定，最大延遲時(shí)間為1 ms，最大分辨率為0.15 ns級。 3 方案實(shí)現(xiàn) 系統(tǒng)選用Actel公司的ProASIC3 A3P250芯片實(shí)現(xiàn)數(shù)字部分。系統(tǒng)時(shí)鐘由外部50 MHz晶振提供，時(shí)鐘引腳連接到FPGA的CCC全局時(shí)鐘引腳上；頻率可以通過FPGA內(nèi)部的PLL實(shí)現(xiàn)倍頻和分頻，設(shè)定需要的頻率。由于在多路脈沖延遲方案中電路的同步是保證控制正確的條件，所以應(yīng)該首先為電路提供一個(gè)基準(zhǔn)脈沖。
標(biāo)簽： FPGA的多路可控脈沖延遲
上傳時(shí)間： 2015-04-25
上傳用戶：justgo123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
