-
信息技術(shù)的發(fā)展，數(shù)字化產(chǎn)品的普及，導(dǎo)致了對嵌入式開發(fā)的巨大需求。以Linux為宿主機(jī)系統(tǒng)，搭配一個(gè)交叉編譯環(huán)境，為嵌入式設(shè)備生成可執(zhí)行程序己成為現(xiàn)在日益流行的編譯嵌入式軟件的解決方案。而開放源代碼的GNUT具鏈?zhǔn)且惶组_源的開發(fā)環(huán)境，是嵌入式軟件開發(fā)中理想的交叉編譯器。但現(xiàn)有GNUI具鏈支持的平臺并不能滿足層出不窮的嵌入式產(chǎn)品的開發(fā)需要，仍有許多平臺得不到支持，例如我們進(jìn)行的minix向ARM-MINIX平臺的移植。 本文以在linux環(huán)境下構(gòu)建MINIX嵌入式系統(tǒng)的交叉編譯工具鏈為背景，首先介紹了交叉編譯系統(tǒng)的基本組成和結(jié)構(gòu)，以及利用GCC構(gòu)建交叉編譯環(huán)境的優(yōu)越性。然后對目標(biāo)平臺作了介紹。分析了GCC編譯器，說明了GCC的設(shè)計(jì)思想，系統(tǒng)結(jié)構(gòu)，介紹了GNU Binutils的功能，使用方法；接著分析了GNU工具鏈中的GAS和GLD的實(shí)現(xiàn)機(jī)制及源代碼結(jié)構(gòu)，由于BFD是GNUBinutils的基礎(chǔ)，GAS和GLD都是使用BFD庫來操作目標(biāo)文件，因此在這一部分本文對BFD庫的工作機(jī)制，數(shù)據(jù)結(jié)構(gòu)也作了重點(diǎn)分析。緊接著說明了GCC交叉編譯系統(tǒng)的移植思路和方法，實(shí)現(xiàn)難點(diǎn)，以及一些相關(guān)技術(shù)細(xì)節(jié)，這涉及到了若干重要的C源文件，Makefile，配置文件的修改，重點(diǎn)給出了BFD庫，GAS和GLD的分析及其重定向(通常GCC生成的目標(biāo)程序是針對GNU/Linux系統(tǒng)的)的實(shí)現(xiàn)；然后本文給出了在GNU/Linux宿主機(jī)上構(gòu)建針對ARM-MINIX的參數(shù)設(shè)置及過程：最后對本文所做的工作進(jìn)行了總結(jié)。
標(biāo)簽：
ARM-MINIX
GNU
嵌入式系統(tǒng)
上傳時(shí)間：
2013-05-31
上傳用戶：wangzhen1990
-
生物電阻抗法測量脂肪是目前廣泛使用的方法。但現(xiàn)有的人體脂肪儀所使用的測量模型都是把人體軀干部看成整體，不能反映軀干部脂肪的分布情況。而且大部分脂肪儀基于單片機(jī)，系統(tǒng)軟硬件功能的可擴(kuò)展性、數(shù)據(jù)存儲能力受到很大的限制，數(shù)據(jù)分析功能較弱。 針對上述問題，本文建立了一種人體阻抗模型，該模型把人體軀干部劃分成四部分，并對分段阻抗的計(jì)算公式進(jìn)行推導(dǎo)，在此基礎(chǔ)上設(shè)計(jì)并實(shí)現(xiàn)了一種基于ARM處理器和嵌入式LINUX操作系統(tǒng)的人體脂肪測量儀。最后通過實(shí)驗(yàn)驗(yàn)證該模型的正確性和儀器測量的準(zhǔn)確性。 本文的主要工作有： (1)在現(xiàn)有理論的基礎(chǔ)上建立了人體阻抗模型，并利用八電極技術(shù)測量人體的分段阻抗。通過測量人體阻抗及體重、身高等參數(shù)，在理論分析和實(shí)驗(yàn)檢驗(yàn)修正的基礎(chǔ)上得出了計(jì)算人體各部位脂肪含量的公式。 (2)研究基于ARM-LINUX的人體脂肪儀的軟硬件設(shè)計(jì)與實(shí)現(xiàn)。硬件部分包括阻抗測量電路、體重測量電路和身高測量電路以及嵌入式開發(fā)板與硬件電路之間的接口設(shè)計(jì)；軟件部分包括嵌入式LINUX操作系統(tǒng)、Qt/Embedded 環(huán)境的移植、驅(qū)動開發(fā)以及圖形用戶接口應(yīng)用程序編程。 (3)利用本儀器、歐姆龍人體脂肪儀、水下稱重法對多名志愿者進(jìn)行測量，給出了比較數(shù)據(jù)，并對測量數(shù)據(jù)進(jìn)行統(tǒng)計(jì)分析。
標(biāo)簽：
ARMLINUX
上傳時(shí)間：
2013-08-05
上傳用戶：624971116
-
Linux設(shè)備驅(qū)動程序的開發(fā)工作涉及到相當(dāng)多的系統(tǒng)內(nèi)核細(xì)節(jié)，對開發(fā)人員的要求很高。由于缺乏必要的可重用性，一個(gè)新設(shè)備的驅(qū)動程序的開發(fā)速度也很緩慢。為了簡化其開發(fā)流程和提高已有代碼的可重用性，該文將C+
標(biāo)簽：
Linux
設(shè)備驅(qū)動
程序
上傳時(shí)間：
2013-04-24
上傳用戶：vendy
-
隨著國有銀行向商業(yè)銀行的轉(zhuǎn)變,銀行的設(shè)備采購標(biāo)準(zhǔn)會越來越高，與此同時(shí)，銀行柜臺業(yè)務(wù)量的增加，使得老一代的銀行專用打印機(jī)無論在速度上還是在使用的方便性上都顯得力不從心，為了占領(lǐng)市場，公司有必要開發(fā)新型的、使用更加方便的打印機(jī)。 老一代打印機(jī)在打印存折時(shí)，柜臺工作人員要把存折放準(zhǔn)位置，要不然打印會偏離預(yù)定位置，在打印信函時(shí)，有的冷僻字無法打印出來，軟件無法下載升級。為了加快柜臺處理速度，減小柜臺工作人員的工作量，需要開發(fā)能自動糾偏定位，字符完善的打印機(jī)。 本文在分析需求的基礎(chǔ)上，比較當(dāng)前流行的處理器，選用Atmel公司的ARM芯片AT91M42800A作為處理核心，使用Xilin公司的20萬門的FPGA XC2S200做硬件邏輯控制，通過光電傳感器和相關(guān)的控制電路來實(shí)現(xiàn)自動糾偏定位。在嵌入式操作系統(tǒng)上選用Nucleus Plus，約95％的Nucleus Plus代碼用C語言編寫，因此它能很方便移植，同時(shí)它還提供全部源代碼，這樣便于開發(fā)。另外，它還只要一次性付費(fèi)，這使得它有很好的成本優(yōu)勢。 文中詳細(xì)說明了本系統(tǒng)的硬件、固件的實(shí)現(xiàn)。在硬件上闡述了一些單元電路，包括存儲器電路，接口電路，傳感器電路等的設(shè)計(jì)思路和實(shí)現(xiàn)方法。通過光電傳感電路，步進(jìn)電機(jī)控制和軟件結(jié)合，形成閉環(huán)控制，從而實(shí)現(xiàn)了快速自動糾偏定位；通過大屏幕的LCD顯示實(shí)現(xiàn)了操作界面的簡單化；采用大容量的存儲器以及大字庫解決了冷僻字無法打印的問題；固件部分詳細(xì)闡述了系統(tǒng)上電啟動過程，包括Bootstrap模塊和loader模塊，Bootstrap模塊主要功能是重定位存儲器，初始化基本硬件以及Loader模塊的自動在線下載升級。Loader模塊的主要功能是下載FPGA的配置代碼，初始化鍵盤和顯示器，然后調(diào)用Nucleus Plus初始化代碼，從而建立和調(diào)用任務(wù)。 本文通過總結(jié)測試結(jié)果，與老一代打印機(jī)相比，新打印機(jī)在智能化上實(shí)現(xiàn)了自動糾偏定位，使得打印機(jī)操作人員不需要準(zhǔn)確放置存折，就能正確打印，提高了工作效率；在打印速度上比原系統(tǒng)提高30％，還可方便地實(shí)現(xiàn)軟件升級。 當(dāng)然，新的打印機(jī)在存折偏移很大時(shí)，要耗費(fèi)長時(shí)間才能把存折推到正確位置。這要在糾偏算法上做進(jìn)一步的改進(jìn)。
標(biāo)簽：
Nucleus
Plus
ARM
打印機(jī)
上傳時(shí)間：
2013-04-24
上傳用戶：feichengweoayauya
-
本文對基于ARM的可編程控制器進(jìn)行了研究。本文研制的可編程控制器配置簡單，擴(kuò)展方便，抗干擾能力強(qiáng)，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關(guān)量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關(guān)量；能夠采集6路溫度信號：可以應(yīng)用于開關(guān)量的邏輯控制；能實(shí)現(xiàn)簡單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業(yè)控制的要求。
標(biāo)簽：
ARM
可編程控制器
上傳時(shí)間：
2013-04-24
上傳用戶：LSPSL
-
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽：
FPGA
計(jì)算機(jī)
可編程
外圍接口
上傳時(shí)間：
2013-06-08
上傳用戶：asddsd
-
傳統(tǒng)PLC使用時(shí)會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實(shí)現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實(shí)現(xiàn)控制功能，不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點(diǎn)是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為： 1.對比分析了CPLD和FPGA的性能特點(diǎn)，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個(gè)創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實(shí)現(xiàn)控制系統(tǒng)時(shí)的一些通用模塊，對每個(gè)模塊的工作原理進(jìn)行了深入的探討，用VHDL語言建立了每個(gè)模塊的模型，在此基礎(chǔ)上進(jìn)行了仿真、綜合，為進(jìn)一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實(shí)際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實(shí)際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實(shí)現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價(jià)格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟(jì)效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實(shí)踐生產(chǎn)中具有重要的實(shí)用價(jià)值。
標(biāo)簽：
FPGA
可編程控制器
集成技術(shù)
應(yīng)用研究
上傳時(shí)間：
2013-05-30
上傳用戶：dtvboyy
-
DFT(離散傅立葉變換)作為將信號從時(shí)域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號處理中起著核心作用
標(biāo)簽：
FPGA
FFT
擴(kuò)展
處理器
上傳時(shí)間：
2013-08-04
上傳用戶：wangdean1101
-
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽：
FPGA
可重構(gòu)
通訊
糾錯(cuò)
上傳時(shí)間：
2013-07-01
上傳用戶：myworkpost
-
現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應(yīng)用已達(dá)到相當(dāng)高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺的設(shè)計(jì)思路,研制了一種FPGA快速實(shí)驗(yàn)開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運(yùn)行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機(jī)ISA總線,基于FLEX10K的圖像點(diǎn)陣型LCD、PC機(jī)PCI總線接口中.最后通過一個(gè)通用實(shí)驗(yàn)裝置系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),綜合上述應(yīng)用,介紹了FPGA實(shí)驗(yàn)系統(tǒng)的軟件開發(fā)環(huán)境,實(shí)現(xiàn)了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計(jì)中的應(yīng)用.
標(biāo)簽：
FPGA
現(xiàn)場可編程
應(yīng)用研究
邏輯門
上傳時(shí)間：
2013-04-24
上傳用戶：龍飛艇
