AT89C52是美國ATMEL，公司生產的低電壓，高性能CMOS 8位單片機，片內含8k bytes的可反復擦寫的Flash只讀程序存儲器和256 bytes的隨機存取數據存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術生產，與標準MCS-51指令系統及8052產品引腳兼容，片內置通用8位中央處理器（CPU）和Flash存儲單元，功能強大AT89C52單片機適合于許多較為復雜控制應用場合主要性能參數：·與MCS-51產品指令和引腳完全兼容.8k字節可重擦寫Flash閃速存儲器.1000次擦寫周期靜態操作：OHz-24MHz·三級加密程序存儲器?256х8 hA部RAM?32編程1/0口線.3個16位定時/計數器?8個中斷源·程串行UART通道低功耗空閑和掉電模式·PO口：P0口是一組8位漏極開路型雙向1/0口，也即地址/數據總線復用口。作為輸出口用時，每位能吸收電流的方式驅動8個TTL邏輯門電路，對端口P0寫"1"時，可作為高阻抗輸入端用.在訪問外部數據存儲器或程序存儲器時，這組口線分時轉換地址（低8位）和數據總線復用，在訪問期間滋活內部上拉電阻.在Flash編程時，PO口接收指令字節，而在程序校驗時，輸出指令字節，校驗時，要求外接上拉電阻。
標簽： at89c52
上傳時間： 2022-06-19
上傳用戶：
5G，第五代移動通信技術，也是4G之后的延伸，目前正在研究中。目前還沒有任何電信公司或標準訂定組織（像3GPP，WiMAX論壇及ITU-R）的公開規格或官方文件有提到5G。按照業內初步估計，包括5G在內的未來無線移動網絡業務能力的提升將在3個維度上同時進行：1）通過引入新的無線傳輸技術將資源利用率在4G的基礎上提高10倍以上；2）通過引入新的體系結構（如超密集小區結構等）和更加深度的智能化能力將整個系統的吞吐率提高25倍左右；3）進一步挖掘新的頻率資源（如高頻段、毫米波與可見光等），使未來無線移動通信的頻率資源擴展4倍左右.5G有以下特點：1）5G研究在推進技術變革的同時將更加注重用戶體驗，網絡平均吞吐速率、傳輸時延以及對虛擬現實、3D、交互式游戲等新興移動業務的支撐能力等將成為衡量5G系統性能的關鍵指標.2）與傳統的移動通信系統理念不同，5G系統研究將不僅僅把點到點的物理層傳輸與信道編譯碼等經典技術作為核心目標，而是從更為廣泛的多點、多用戶、多天線、多小區協作組網作為突破的重點，力求在體系構架上尋求系統性能的大幅度提高.3）室內移動通信業務已占據應用的主導地位，5G室內無線覆蓋性能及業務支撐能力將作為系統優先設計目標，從而改變傳統移動通信系統“以大范圍覆蓋為主、兼顧室內"的設計理念.4）高頻段頻譜資源將更多地應用于5G移動通信系統，但由于受到高頻段無線電波穿透能力的限制，無線與有線的融合、光載無線組網等技術將被更為普遍地應用.5）可“軟”配置的5G無線網絡將成為未來的重要研究方向，運營商可根據業務流量的動態變化實時調整網絡資源，有效地降低網絡運營的成本和能源的消耗.
上傳時間： 2022-06-21
上傳用戶：
一建立STM32cubeMX工程1.建立新工程，選擇芯片STM32F302CCTx2. 在Pinout 中時鐘配置為高速外部時鐘， UART配置為異步通信， cube 會自動分配引腳。3.Clock Configuration 中配置如下4.configuration 中點擊USART1可進入配置在USART1 configuration 中Parameter Settings 可以配置波特率，發送數據字長，奇偶校驗位和停止位等。NVIC Setting 可以配置中斷優先級。5.生成keil 軟件代碼點擊工具欄中的齒輪按鈕，可以選擇代碼的開發平臺， ok 結束。（文件保存路徑一定要是全英文的）進過了我們一系列的配置， cube 會為我們自動生成keil 軟件的代碼，代碼中包括工程所需的固件庫，配套的頭文件，啟動文件及用戶文件。在main.c 中包括了我們工程所需外設的初始化，包括了系統時鐘初始化，中斷初始化， GPIO初始化， USART1初始化， HAL庫初始化。我們只需要在main.c 中添加我們自己的代碼就可以了。二keil 軟件代碼及HAL庫使用UART_HandleTypeDef huart1；生成的代碼中有聲明一個USART處理的結構體HAL庫中串口的數據收發有四個函數HAL_StatusTypeDef HAL_UART_Transmit(UART_HandleTypeDef *huart, uint8_t *pData, uint16_tSize, uint32_t Timeout);HAL_StatusTypeDef HAL_UART_Receive(UART_HandleTypeDef *huart, uint8_t *pData, uint16_tSize, uint32_t Timeout);指針huart 指向我們之前定義的USART處理結構體， 我們將在函數中對結構體中的參數進行操作。pDate 是我們自己定義的數據發送接收緩存， Size 發送接收數據個數， Timeout 超時持續時間。UART狀態的結構體：我們在發送接收函數中要經常對USART的狀態進行判斷，以便我們對函數結構體中的參數進行操作
標簽： stm32cubemx 串口
上傳時間： 2022-06-22
上傳用戶：shjgzh
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂得柱
在利益的驅使下，超限運輸在世界各地已成為了普遍現象。這給國家帶來了諸多經濟和社會問題。實踐證明動態稱重系統（WIM）能有效地抑制超限運輸，但同時也存在部分問題，這些問題的解決有賴于國家相關法規的出臺，也有賴于關鍵測量設備（WIM系統）性能的提高。 由于應變式稱重傳感器容易受到各種環境干擾，對環境適應性差，課題采用光纖Bragg光柵傳感器(FBG)作為稱重傳感器，它具有很強的抗干擾性，利于提高系統測量精度。使用光纖傳感器的關鍵是波長解調技術，本文在比較了幾種常見解調技術的前提下，結合課題的實際情況選用了基于F-P腔可調諧濾波解調方法，文章在分析該解調方法原理的基礎上，設計了解調器中的各個硬件電路模塊；此外，為了提高數據采集、傳輸的效率，文章還對數據緩沖電路進行了設計，在電路中引入了換體存儲及DMA傳輸技術。 鑒于動態稱重信號為短歷程信號并且包含各種各樣的噪聲，稱重算法的研究也是本課題要解決的重要內容。本文在分析了稱臺振動及已有先驗知識的基礎上，將小波分析、LM非線性擬合算法及殘差分析相結合應用在動態稱重系統中，為了驗證算法的有效性，利用MATLAB對實測數據進行了仿真分析，結果表明該算法能夠提高測量精度。 提高動態稱重系統性能指標的另一方面是提高系統運行的軟硬件平臺。課題采用的核心硬件為Xscale ARM平臺，處理器時鐘可高達400MHz；軟件上采用了多用戶、多任務的Linux操作系統平臺。文章對操作系統linux2.6進行了合適的配置，成功地將它移植到了課題的ARM平臺上，并且在此操作系統上設計了基于MiniGUI的人機交互界面及波長解調和數據緩沖電路的驅動程序。
上傳時間： 2013-07-26
上傳用戶：neibuzhuzu
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
本文具體介紹了怎樣利用Intel公司的8051單片機設計和實現一款低成本的可配置性的單路電話計費器。
上傳時間： 2014-01-18
上傳用戶：shawvi
各種Eeprom的C驅動程序（可配置）
上傳時間： 2013-12-26
上傳用戶：lifangyuan12
這個是學習jsp的資料,圖解JSP環境安裝配置(CHM),可供大家學習參考.
上傳時間： 2013-12-13
上傳用戶：lz4v4
一個專門為struts開發的可視化xml配置文件的生成工具，可以方便生成struts的配置文件！使用很方便！
上傳時間： 2015-03-27
上傳用戶：1427796291
