在國家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲器作為數(shù)據(jù)緩沖存儲。同步動態(tài)隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優(yōu)勢成為最佳選擇。但是SDRAM卻具有復(fù)雜的時序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進的自頂向下的設(shè)計思想實現(xiàn)對SDRAM控制器的設(shè)計。 論文引言部分簡單介紹了CSR控制系統(tǒng)，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標，其次較為詳細介紹了動態(tài)存儲器DRAM的基本時序，最后對同步動態(tài)隨機存儲器SDRAM進行詳盡論述，包括性能、特點、結(jié)構(gòu)以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設(shè)計，重點介紹了具體芯片與FPGA設(shè)計技術(shù)。第五章為該SDRAM控制器在CsR控制系統(tǒng)中的一個經(jīng)典應(yīng)用，即同步事例處理器。最后對FPGA技術(shù)進行總結(jié)與展望。 本論文完整論述了控制器的設(shè)計原理和具體實現(xiàn)。從測試的結(jié)果來看，本控制器無論從結(jié)構(gòu)上，還是軟硬件上設(shè)計均滿足了工程實際要求。
上傳時間： 2013-07-11
上傳用戶：hasan2015
·摘要： DDB SDRAM使用雙倍數(shù)據(jù)速率結(jié)構(gòu),它能獲得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成與DSP、FPGA之間的通信.由于Xilinx VirtexTM-4系列FPGA具備ChipSync源同步技術(shù)等優(yōu)勢,本設(shè)計采用它來實現(xiàn)DDRSDRAM控制器.該DDR SDRAM控制器采用直接時鐘數(shù)據(jù)捕獲技術(shù),本文將重點闡述該技術(shù).
標簽： Xilinx_FPGA DDR_SDRAM 控制器
上傳時間： 2013-05-24
上傳用戶：zxc23456789
LTC®3838 是一款雙輸出、兩相降壓型控制器，其采用一種受控恒定導(dǎo)通時間、谷值電流模式架構(gòu)，可提供快速負載階躍響應(yīng)、高開關(guān)頻率和低占空比能力。開關(guān)頻率范圍為 200kHz 至 2MHz，其鎖相環(huán)可在穩(wěn)態(tài)操作期間保持固定頻率，并可同步至一個外部時鐘
上傳時間： 2013-11-09
上傳用戶：uuuuuuu
摘要：介紹一種音樂噴泉控制器的原理、系統(tǒng)硬件及其應(yīng)用軟件。它的原理是預(yù)先將噴泉控制的數(shù)字信號調(diào)制后與樂曲同步錄制記錄在磁帶上，播放樂曲同時由單片機解調(diào)出控制信號經(jīng)功率放大驅(qū)動潛水泵及燈光系統(tǒng)，從而使噴泉水姿，燈光色彩隨音樂節(jié)奏而變化。本系統(tǒng)已在江蘇科學(xué)宮實際使用。關(guān)鍵詞：單片機；音頻信號；噴泉
上傳時間： 2013-10-09
上傳用戶：xfbs821
通過結(jié)合51LPC微控制器和BTA2xx三端雙向可控硅Philips半導(dǎo)體使阻性和容性負載的控制更容易這個通用的一對所有控制解決方案覆蓋了低功耗高感性的負載如螺線管閥門和同步電機到以主電壓供電的高功耗阻性負載如電機和電熱器這個兩芯片解決方案性能的核心是檢測負載電流過零的專利技術(shù)使用該技術(shù)不需要在負載電路上連接旁路電阻這樣不但簡化了設(shè)計而且降低了整個系統(tǒng)的成本這個簡單的微控制器三端雙向可控硅的組合向設(shè)計者提供了一個有效可編程的解決方法而且電磁干擾最小最小門脈沖持續(xù)時間的自動應(yīng)用可以實現(xiàn)任何負載下的鎖定由于使用較低的電源電流因此只需要一個阻性或R-C 的主分支電源附加的增值特性可以更容易地實現(xiàn)遙控軟啟動錯誤管理和使用三端雙向可控硅監(jiān)控的負載電流管理將傳感器連接到模擬或數(shù)字輸入也為整個系統(tǒng)提供了智能的閉環(huán)控制
上傳時間： 2013-11-17
上傳用戶：huang111
基于M CORE微控制器的嵌入式系統(tǒng)從應(yīng)用的角度出發(fā)，全面介紹了構(gòu)成嵌人式系統(tǒng)的微控制器的結(jié)構(gòu)和常用支撐硬件的原理以及設(shè)計開發(fā)方法。本書共 24章，分為3大部分。第 1部分（第 1～14章）介紹具有 32位 RISC CPU核的M·CORE微控制器的結(jié)構(gòu)及原理，按模塊分章，對各功能模塊的原理及使用方法都有詳盡的講解。眾所周知，微控制器種類繁多，雖然不同種類微控制器的CPU及內(nèi)部功能模塊有所不同，但基本原理（尤其是一些通用的功能）是一致的。第2部分（第15—19章）介紹嵌入式系統(tǒng)常用外圍電路的原理及設(shè)計和使用方法，包括有：異步串行接口的互連及應(yīng)用舉例、同步串行總線及應(yīng)用舉例、液晶顯示模塊、液晶控制器、觸摸屏及觸摸屏控制器和各類存儲器的應(yīng)用舉例。第3部分（第20—24章）介紹嵌人式系統(tǒng)的開發(fā)環(huán)境與軟件開發(fā)，在討論嵌人式系統(tǒng)軟件開發(fā)的一般過程和開發(fā)工具需求的基礎(chǔ)上，介紹M·CORE軟件開發(fā)支持工具集、MMC2107微控制器評估板、M·CORE常用工具軟件、QodeWarrior集成開發(fā)環(huán)境IDE及M·CORE的基本程序設(shè)計技術(shù)。 第1部分 M·COREM控制器的結(jié)構(gòu)及原理 第1章 微控制器及其應(yīng)用技術(shù)概述 1．1 微控制器的特點 1．2 微控制器技術(shù)的發(fā)展 1．3 M·CORE系列微控制器 l．3．1 MMC2107的特點及組成 1．3．2 MMC2107的引腳描述 1．3．3 MMC2107的系統(tǒng)存儲器地址映射 第2章 M·CORE M210中央處理單元（CPU） 2．1 M·CORE處理器綜述 2．1．1 M·CORE處理器的微結(jié)構(gòu) 2．1．2 M·CORE處理器的編程模型 2．1．3 M·CORE的數(shù)據(jù)格式 2．1．4 M·CORE處理器的寄存器 2．2 M·CORE處理器指令系統(tǒng)簡述 2. 2．l 指令類型和尋址方式
標簽： CORE 微控制器 嵌入式系統(tǒng)
上傳時間： 2013-10-28
上傳用戶：lhw888
分數(shù)階 PID控制器 用于永磁同步電機的調(diào)節(jié)中
上傳時間： 2013-10-21
上傳用戶：xzt
ZBT SRAM控制器參考設(shè)計，xilinx提供，（ZBT SRAM是一種高速同步SRAM）
上傳時間： 2015-04-14
上傳用戶：鳳臨西北
μC/OS-II是專門針對微處理器和微控制器的實時內(nèi)核，它可管理63個應(yīng)用任務(wù)，提供信號燈、事件標志、郵箱、隊列等完整的任務(wù)間通訊同步功能
上傳時間： 2014-01-15
上傳用戶：er1219
模糊控制永磁同步電機，在模糊控制器作用下，控制電機轉(zhuǎn)速。
上傳時間： 2013-12-16
上傳用戶：蟲蟲蟲蟲蟲蟲
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<code id="isime"></code>
