av一区二区三区四区电影,亚洲日产av中文字幕,国产精品极品美女在线观看

同步電路

基于FPGA的多路脈沖時序控制電路設(shè)計與實現(xiàn).rar

在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計完成了一款多路脈沖時序控制電路。本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開發(fā)流程，著重討論了較高頻率脈沖電路的可編程實現(xiàn)方法，以及如何利用VHDL語言實現(xiàn)硬件電路軟件化設(shè)計的技巧與方法，給出了整個系統(tǒng)設(shè)計的原理與實現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實現(xiàn)，并由此設(shè)計了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計、數(shù)據(jù)通信及接口電路的實現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調(diào)，調(diào)節(jié)步長為5ns。

標簽： FPGA 多路脈沖

上傳時間： 2013-06-15

上傳用戶：ZJX5201314
基于OFDM的PLC通信系統(tǒng)同步模塊的FPGA實現(xiàn)

電力線通信技術(shù)利用分布廣泛的低壓電力線作為通信信道，實現(xiàn)internet高速互連，為用戶提供互聯(lián)網(wǎng)訪問、視頻點播等服務(wù)，形成包括電力在內(nèi)的“四網(wǎng)合一”，目前正受到人們的關(guān)注。利用該技術(shù)，可以在居民區(qū)內(nèi)建立寬帶接入網(wǎng)，也可以利用遍布家庭各個房間的電源插座組成家庭局域網(wǎng)。但是電力線是傳輸電能的，因此通過電力線傳輸數(shù)據(jù)有許多的問題需要解決。 OFDM(正交頻分復(fù)用)技術(shù)是實現(xiàn)電力線通信的一項熱門技術(shù)。OFDM采用添加循環(huán)前綴的技術(shù)，能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時通過使用正交的子信道，大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件，具有設(shè)計時間短、投資少、風險小的特點，而且可以反復(fù)修改，反復(fù)編程，直到完全滿足需要，具有其他方式無可比擬的方便性和靈活性，能夠加速數(shù)字系統(tǒng)的研發(fā)速度。本文著重研究了OFDM同步技術(shù)在FPGA上的實現(xiàn)。本論文主要是在項目組工作的基礎(chǔ)上構(gòu)造雙路信號數(shù)據(jù)糾正算法流程，提出最佳采樣點與載波相位估計算法，完善中各個子模塊算法的硬件設(shè)計流程。內(nèi)容安排如下：第一章介紹OFDM(正交頻分復(fù)用)技術(shù)的發(fā)展歷史、技術(shù)原理。第二章介紹了PLD的分類、工藝和結(jié)構(gòu)特點，以及FPGA的開發(fā)環(huán)境、開發(fā)流程和Verilog語言的特點。第三章對OFDM系統(tǒng)的同步模塊進行詳細的闡述。第四章是OFDM同步算法的在FPGA上的實現(xiàn)，對各個子模塊進行仿真，給出了仿真波形圖和系統(tǒng)性能分析。最后，第五章總結(jié)了全文的工作，對OFDM技術(shù)的實現(xiàn)需要進一步完善的方面與后續(xù)工作進行了探討。

標簽： OFDM FPGA PLC 通信系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：hgy9473
基于ARM的高級數(shù)據(jù)鏈路控制規(guī)程研究

高級數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯檢測功能強大、高效和同步傳輸?shù)牡忍攸c，是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數(shù)據(jù)鏈路控制器外設(shè)，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制，將具有成本低廉、靈活性好、便于擴展為操作系統(tǒng)下的應(yīng)用程序等優(yōu)點。本文在這一背景下，提出了在ARM下實現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑崿F(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。本文以嵌入式的高速發(fā)展為背景，對基于ARM核微處理器的鏈路層通信規(guī)程進行研究，闡述了HDLC幀的結(jié)構(gòu)、特點和工作原理，提出了在ARM芯片上實現(xiàn)HDLC規(guī)程的兩種方法，同時給出其設(shè)計方案、關(guān)鍵代碼和調(diào)試方法。其中，重點對無操作系統(tǒng)時中斷模式下，以及基于操作系統(tǒng)時ARM芯片上實現(xiàn)HDLC規(guī)程的方法進行了探討設(shè)計。

標簽： ARM 高級數(shù)據(jù)鏈路控制規(guī)程

上傳時間： 2013-08-04

上傳用戶：時代將軍
基于ARM的多路串行和以太網(wǎng)通信技術(shù)的研究與應(yīng)用

近年來，隨著控制系統(tǒng)規(guī)模的擴大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實現(xiàn)從單串口通信到多路串口通信的技術(shù)改進。同時，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進行傳輸，因而有必要尋求一種解決方案，以實現(xiàn)技術(shù)上的革新。本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進行研究和分析，在此基礎(chǔ)上，設(shè)計一個嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點，設(shè)計出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據(jù)課題的實際需求，對系統(tǒng)進行總體設(shè)計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計。在軟件設(shè)計上，對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅(qū)動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M行了詳細的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達到了設(shè)計要求。

標簽： ARM 多路串行以太網(wǎng)

上傳時間： 2013-07-31

上傳用戶：aeiouetla
基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計與實現(xiàn)

隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.

標簽： FPGA 多路傳輸片的設(shè)計

上傳時間： 2013-07-16

上傳用戶：asdkin
突發(fā)OFDM系統(tǒng)接收機同步算法設(shè)計及其FPGA實現(xiàn)

目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運營維護方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點,各種微波、無線通信領(lǐng)域的先進手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經(jīng)效應(yīng),同時由于各個子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全IP包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機設(shè)計和實現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時引出本文所關(guān)注的突發(fā)OFDM接收機設(shè)計.在第二章中先介紹了相干接收和信道估計的概念,重點分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進行分析.第三章是本文的重點之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進行仿真和比較,并針對適合FPGA實現(xiàn)的同步算法進行了重點的分析.第四章也是本文的重點之一,提出了整個OFDM系統(tǒng)平臺的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機FPGA設(shè)計方案,然后從整體上介紹了接收機的實現(xiàn)結(jié)構(gòu),并給出了接收機各個模塊的具體設(shè)計,最后對整個系統(tǒng)調(diào)試過程和測試結(jié)果進行了分析.

標簽： OFDM FPGA 接收機

上傳時間： 2013-04-24

上傳用戶：zhoujunzhen
四路同步數(shù)據(jù)采集和處理系統(tǒng)的設(shè)計

數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強、速度快、設(shè)計靈活性好等眾多優(yōu)點，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領(lǐng)域，經(jīng)常需要對多路信號進行采集和實時處理，為解決這一問題，本文設(shè)計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點，然后通過FFT算法的比較選擇和硬件實現(xiàn)方案的比較選擇，進行總體方案的設(shè)計。在硬件方面，特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法。信號處理單元的設(shè)計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設(shè)計了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設(shè)計，并采用ModelSim仿真工具進行相關(guān)的時序仿真。最后利用MATLAB對設(shè)計進行驗證，達到技術(shù)指標要求。

標簽： 同步數(shù)據(jù)采集處理系統(tǒng)

上傳時間： 2013-07-07

上傳用戶：小火車啦啦啦
一種改進的基于時間戳的空間音視頻同步方法

空間多媒體通信過程中存在的不可預(yù)測的分組數(shù)據(jù)丟失、亂序，可變的鏈路傳輸及處理時延抖動以及收發(fā)端時鐘不同步與漂移等問題，這可能導(dǎo)致接收端在對音視頻數(shù)據(jù)進行顯示播放時產(chǎn)生音視頻不同步現(xiàn)象。為了解決此問題，提出了一種改進的基于時間戳的空間音視頻同步方法，該方法采用一種相對時間戳映射模型，結(jié)合接收端同步檢測和緩沖設(shè)計，能夠在無需全網(wǎng)時鐘和反饋通道的情況下，實現(xiàn)空間通信中的音視頻同步傳輸，并在接收端進行同步播放顯示。對該方法進行了仿真，結(jié)果表明了設(shè)計的可行性。同步前的均方根誤差SPD值平均在150 ms左右，最大能達到176.1 ms。文中方法能將SPD值控制在60 ms左右，不僅能實現(xiàn)音視頻同步傳輸，并且開銷很小，可應(yīng)用在空間多媒體通信中。

標簽： 音視頻

上傳時間： 2013-11-21

上傳用戶：comer1123
了解ADF7021的AFC環(huán)路并為實現(xiàn)最小前同步碼長度而進行優(yōu)化

無線電通信網(wǎng)絡(luò)中的遠程收發(fā)器使用自己的獨立時鐘源。因此，這些收發(fā)器容易產(chǎn)生頻率誤差。當發(fā)射機啟動通信鏈路時，關(guān)聯(lián)的接收機需要在數(shù)據(jù)包的前同步碼階段校正這些誤差，以確保正確的解調(diào)

標簽： 7021 ADF AFC 環(huán)路

上傳時間： 2013-10-20

上傳用戶：qiaoyue
降壓型同步控制器可采用低至2.2V的工作輸入電源

許多電信和計算應(yīng)用都需要一個能夠從非常低輸入電壓獲得工作電源的高效率降壓型 DC/DC 轉(zhuǎn)換器。高輸出功率同步控制器 LT3740 就是這些應(yīng)用的理想選擇，該器件能把 2.2V 至 22V 的輸入電源轉(zhuǎn)換為低至 0.8V 的輸出，並提供 2A 至 20A 的負載電流。其應(yīng)用包括分布式電源繫統(tǒng)、負載點調(diào)節(jié)和邏輯電源轉(zhuǎn)換。

標簽： 2.2 降壓型同步控制器輸入

上傳時間： 2013-12-30

上傳用戶：arnold