給出了具有置0、置1功能及不確定輸出狀態的同步RS觸發器的Multisim仿真方法，即用字組產生器產生所需的各類輸入信號，用四蹤示波器同步顯示輸入信號及狀態輸出信號的波形，可直觀描述觸發器的置0、置1過程及不確定狀態的產生過程。分析了同步RS觸發器不確定輸出狀態的Multisim仿真方案。所述方法的創新點是解決了同步RS觸發器的工作波形無法用電子實驗儀器進行分析驗證的問題。
標簽： Multisim 同步RS觸發器 仿真
上傳時間： 2013-10-12
上傳用戶：米卡
RS RS-232 至RS RS-485 RS RS-422 智能轉換器
標簽： RS 232 485 422
上傳時間： 2013-12-25
上傳用戶：maizezhen
基于PLD的RS碼編譯碼器設計，用VHDL語言編寫，編譯通過，測試結果正確。
標簽： PLD RS碼 編譯碼器
上傳時間： 2016-01-17
上傳用戶：13188549192
HART協議轉RS-232智能轉換器說明書
標簽： HART 232 RS 協議
上傳時間： 2016-01-28
上傳用戶：gyq
<Verilog HDL 語言編程》 RS(204,188)譯碼器的設計
標簽： Verilog HDL 204 188
上傳時間： 2013-11-30
上傳用戶：lizhen9880
用java寫的RS算法的交織器，主要是在進行rs編碼之前，對源數據進行交織。交織參數207，48
標簽： java 算法 交織器
上傳時間： 2016-09-19
上傳用戶：dongqiangqiang
cpld/fpga RS(204,188)譯碼器的verilog程序
標簽： verilog cpld fpga 204
上傳時間： 2016-11-05
上傳用戶：tyler
精通verilog HDL語言編程源碼9——RS(204,188)譯碼器的設計
標簽： verilog HDL 204 188
上傳時間： 2013-12-20
上傳用戶：獨孤求源
RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計
標簽： CORDIC FIFO 204 188
上傳時間： 2017-01-24
上傳用戶：縹緲
IP6505 是一款集成同步開關的降壓轉換器、支持11種輸出快充協議，為車載充電器、快充適配器、智能排插提供完整的解決方案。 IP6505 內置功率MOS，輸入電壓范圍是4.5V到32V，輸出電壓范圍是3V 到12V，最大能提供 24W 的輸出功率，能夠根據識別到的快充協議自動 調整輸出電壓和電流，典型輸出電壓和電流有： 4V@ 3.6A，5V@3.4A，7V@3A，9V@2.5A， 12V@2A。IP6505 的降壓轉換效率高至 97%。 聯系人：唐云先生（銷售工程） 手機：13530452646(微信同號) 座機：0755-33653783 （直線） Q Q: 2944353362
標簽： IP6505 DCDC集成快充芯片
上傳時間： 2019-03-18
上傳用戶：lryang
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="ieowe"></strike>
