NET-DL 套件由日立SH7750處理 器、32M SDRAM 以及8M 的FLASH為用戶的軟件研發提供了足夠的空間。板上提供非常 豐富的外設接口：一個10M/100M 自適應快速以太網接口、兩個RS-232 串口、一個JTAG調 試口以及若干個基于PIO的指示燈。系統具有體積小、耗電低、處理能力強、網絡功能強大 等特點，能夠裝載和運行嵌入式Linux 操作系統
標簽： NET-DL FLASH SDRAM 7750
上傳時間： 2014-01-12
上傳用戶：黃華強
這是用verilog寫的一個簡單的處理器，雖然只具有5個指令，但是可以透過這個範例，來了解到cpu的架構，與如何開發處理器，相信會有很大的啟發。
標簽： verilog
上傳時間： 2014-12-08
上傳用戶：ikemada
本程序來自TI公司網站原程序,其功能是通過傳統的矢量控制算法來實現對永磁同步電機的控制,矢量控制采用雙閉環結構，內環為電流環，外環為速度環，其速度的采集是通過編碼器獲得。是一個不可多得矢量控制例程。控制程序可以采用.asm也可以采用.C。程序的具體算法和介紹在軟件壓縮包有詳細介紹！
標簽： 程序 矢量控制 TI公司 永磁同步電機
上傳時間： 2015-04-29
上傳用戶：chenjjer
大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘，數碼顯示，74ls138，8，4位計數器，d，rs觸發器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳
標簽： max-plus vhdl 大學 加法器
上傳時間： 2013-12-23
上傳用戶：qiaoyue
關于DVB的編解碼同步論文，闡述數字電視廣播中的編解碼器的同步機制。
標簽： DVB 編解碼 論文
上傳時間： 2015-05-03
上傳用戶：wfl_yy
X1205 是一個帶有時鐘 振蕩器用一個外部的 這樣除去了外部的離散元件和一個調整電容 實時時鐘用分別的時 存器日歷可正確通過2099 年 強大的雙報警功能 每個星期二或三月21日上午5:23均可 件的中斷IRQ 管腳 該器件提供一個備份電源輸入腳V 整個X1205器件的工作電壓范圍為2.7 V至5.5V 電 到1.8V(待機模式) 引腳排列圖 串行時鐘(SCL) SCL輸入端被用來作為數據輸入和輸出的時鐘同步信號 激活的
標簽： X1205 2099 時鐘 振蕩器
上傳時間： 2014-11-29
上傳用戶：Divine
一個rs-232接口的程序，已經通過調試。收發只用一個定時器。主芯片——8xC751
標簽： 232 rs 接口 程序
上傳時間： 2015-07-06
上傳用戶：saharawalker
AT89C51SND1具有以下功能： *MP3硬件解碼器 -單獨的MP3解碼器 -支持48，44.1, 32, 24, 22.05, 16KHz采樣頻率 -左右聲道獨立的音量控制(軟件使用31級) -重低音、中音、高音均衡控制(31級) -重低環繞聲效果 -輔助數據輸出 -“CRC錯誤”和“MPEG幀同步”指示
標簽： SND1 89C C51 SND
上傳用戶：cjf0304
設f(x)=1+x+x2+x5+x27，試分別寫出實現下列移位寄存器的程序： 以f(x)為聯接多項式的DSR； 以f(x)為聯接多項式的LFSR。 可供選擇的聯接多項式： f1(x)=1+x+x4+x6+x30； f2(x)=1+ x3+ x31； f3(x)=1+ x6+ x31； f4(x)=1+ x7+ x31； f5(x)=1+ x13+ x31；
標簽： 27
上傳時間： 2015-07-13
上傳用戶：xiaodu1124
SHIFT_8REG是8位的一個具有移位功能的寄存器，每一次數據打入都會從這個寄存器的最低位打入，并相應進行向左移位。 ODD_110BREG是一個3位的備份寄存器，寄存器中存放的是奇數幀的同步頭，也就是110。 EVEN_9BHREG是一個8位的備份寄存器，寄存器中存放的是偶數幀的同步頭，也就是10011011。這兩個寄存器的初始值在系統一開始就打入。
標簽： SHIFT REG 8位 移位
上傳時間： 2015-07-25
上傳用戶：TRIFCT
蟲蟲下載站版權所有 京ICP備2021023401號-1
