隨著信息技術(shù)的不斷發(fā)展，安全、可靠的身份識(shí)別技術(shù)成為許多系統(tǒng)首先考慮的問(wèn)題。指紋具有唯一性和穩(wěn)定性，因此指紋采集技術(shù)是指紋識(shí)別技術(shù)中的最為重要的一個(gè)環(huán)節(jié)，伴隨著生物識(shí)別技術(shù)的不斷提高，以及指紋傳感器的性能不斷提升，指紋識(shí)別技術(shù)的應(yīng)用越來(lái)越廣泛。因此，高質(zhì)量的采集指紋圖像技術(shù)已經(jīng)成為一個(gè)重要的研究課題。 本文的內(nèi)容是基于ARM的指紋采集系統(tǒng)的設(shè)計(jì)。按照設(shè)計(jì)思想，系統(tǒng)主要包括兩個(gè)大的模塊：指紋圖像采集模塊、指紋圖像傳輸模塊。在設(shè)計(jì)工作中，根據(jù)系統(tǒng)的實(shí)現(xiàn)要求和本專業(yè)領(lǐng)域內(nèi)最新技術(shù)的發(fā)展?fàn)顩r，確定了以Samsung公司的ARM7處理器S3C44BOX和ALTERA公司的復(fù)雜可邏輯編程器件EPM240為核心的系統(tǒng)組成方案。 本文主要做的工作有：首先介紹了指紋識(shí)別技術(shù)的基本原理和方法，通過(guò)對(duì)不同類型指紋傳感器的比較選擇了性價(jià)比較高的電容式指紋傳感器。設(shè)計(jì)了以Samsung ARM和MBF200電容式指紋傳感器為主要組成部分的電容式指紋采集系統(tǒng)。在ADS1.2編譯環(huán)境下對(duì)ARM進(jìn)行基于C語(yǔ)言和匯編語(yǔ)言混合編程的初始化程序，指紋采集程序以及數(shù)據(jù)傳輸程序；采用了USB技術(shù)實(shí)現(xiàn)系統(tǒng)與計(jì)算機(jī)之間的通訊，大大提高了指紋圖像數(shù)據(jù)的傳輸速度；采用CPLD對(duì)系統(tǒng)各個(gè)芯片之間的信號(hào)進(jìn)行邏輯控制；采用SST公司的閃爍存儲(chǔ)器SST39VF160存放系統(tǒng)啟動(dòng)程序Boot loader。 本文首先描述了整個(gè)系統(tǒng)的總體方案，然后主要從硬件電路設(shè)計(jì)和軟件編程兩個(gè)方面對(duì)系統(tǒng)進(jìn)行了詳細(xì)的描述，硬件設(shè)計(jì)包括芯片的選型、核心芯片接口電路設(shè)計(jì)以及處理器的外圍電路設(shè)計(jì)，軟件設(shè)計(jì)包括系統(tǒng)主程序、指紋采集程序以及指紋數(shù)據(jù)通訊的流程圖。最后列舉了一些在調(diào)試過(guò)程中碰到的一些問(wèn)題以及解決辦法，并為系統(tǒng)進(jìn)一步優(yōu)化提出了建議。
標(biāo)簽： ARM 指紋采集 系統(tǒng)研究
上傳時(shí)間： 2013-07-23
上傳用戶：zhf1234
大圓機(jī)是一種涉及到計(jì)算機(jī)、機(jī)械、電子、控制等諸多領(lǐng)域，比較復(fù)雜的典型機(jī)電一體化產(chǎn)品。近幾年來(lái)，伴隨著我國(guó)針織行業(yè)的快速發(fā)展，大圓機(jī)的需求日益加大，傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機(jī)控制系統(tǒng)已經(jīng)無(wú)法滿足需求。隨著微處理器技術(shù)的發(fā)展，嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性價(jià)比在工控領(lǐng)域有著廣闊的應(yīng)用前景。 近幾年，隨著嵌入式技術(shù)的發(fā)展，對(duì)人機(jī)界面的要求越來(lái)越高，友好的圖形人機(jī)界面為嵌入式系統(tǒng)的人機(jī)交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實(shí)現(xiàn)快速開(kāi)發(fā)，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面，完成各種應(yīng)用程序的開(kāi)發(fā)。因此已經(jīng)被越來(lái)越多的領(lǐng)域所采用。 本文在對(duì)大圓機(jī)系統(tǒng)的功能和控制要求進(jìn)行分析的基礎(chǔ)上，提出了一個(gè)以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺(tái)、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機(jī)控制系統(tǒng)解決方案。 此方案中的硬件平臺(tái)由主CPU核心應(yīng)用系統(tǒng)電路、人機(jī)交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器，人機(jī)交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環(huán)控制的問(wèn)題，采用了CPLD作為協(xié)處理器，進(jìn)行外圍擴(kuò)展構(gòu)成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動(dòng)程序、人機(jī)界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動(dòng),程序下載到RAM執(zhí)行和燒寫(xiě)到Flash存儲(chǔ)器等功能,而人機(jī)界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動(dòng)程序?qū)崿F(xiàn)了對(duì)于大圓機(jī)系統(tǒng)的控制。 與傳統(tǒng)的基于MCU或工控機(jī)的大圓機(jī)控制系統(tǒng)相比，基于此設(shè)計(jì)方案實(shí)現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點(diǎn)，具有較大的實(shí)用價(jià)值和廣闊的應(yīng)用前景。
標(biāo)簽： CPLD ARM 控制系統(tǒng)
上傳時(shí)間： 2013-07-13
上傳用戶：皇族傳媒
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過(guò)程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無(wú)縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過(guò)圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語(yǔ)言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過(guò)程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：1047385479
激光測(cè)距是隨著激光技術(shù)的出現(xiàn)而發(fā)展起來(lái)的一種精密測(cè)量技術(shù)，因其良好的精確度特性廣泛地應(yīng)用在軍事和民用領(lǐng)域。但傳統(tǒng)的激光測(cè)距系統(tǒng)大多采用分立的單元電路搭建而成，不僅造成了開(kāi)發(fā)成本較高，電路較復(fù)雜，調(diào)試?yán)щy等諸多問(wèn)題，而且這種系統(tǒng)體積和重量較大，嚴(yán)重阻礙了激光測(cè)距系統(tǒng)的普及應(yīng)用，因此近年來(lái)激光測(cè)距技術(shù)向著小型化和集成化的方向發(fā)展。本文就旨在找出一種激光測(cè)距的集成化方案，將激光接收電路部分集成為一個(gè)專用集成電路，使傳統(tǒng)的激光測(cè)距系統(tǒng)簡(jiǎn)化成三個(gè)部分，激光器LD、接收PD和一片集成電路芯片。 本文設(shè)計(jì)的激光測(cè)距系統(tǒng)基于相位差式激光測(cè)距原理，綜合當(dāng)前所有的測(cè)相技術(shù)，提出了一種基于FPGA的芯片運(yùn)用DCM的動(dòng)態(tài)移相功能實(shí)現(xiàn)相位差測(cè)量的方法。該方法實(shí)現(xiàn)起來(lái)方便快捷，無(wú)需復(fù)雜的過(guò)程計(jì)算，不僅能夠達(dá)到較高的測(cè)距精度，同時(shí)可以大大簡(jiǎn)化外圍電路的設(shè)計(jì)，使測(cè)距系統(tǒng)達(dá)到最大程度的集成化，滿足了近年來(lái)激光測(cè)距系統(tǒng)向小型化和集成化方向發(fā)展的要求，除此，該方法還可以減少環(huán)境因素對(duì)測(cè)距誤差的影響，降低測(cè)距系統(tǒng)對(duì)測(cè)試環(huán)境的要求。本論文的創(chuàng)新點(diǎn)有： 1.基于方波實(shí)現(xiàn)激光的調(diào)制和發(fā)射，簡(jiǎn)化了復(fù)雜的外圍電路設(shè)計(jì)； 2.激光測(cè)距的數(shù)據(jù)處理系統(tǒng)在一片F(xiàn)PGA芯片上實(shí)現(xiàn)，便于系統(tǒng)的集成。 在基于DCM的激光測(cè)距方案中，本文詳細(xì)的敘述了利用DCM測(cè)相的基本原理，并給出了由相位信息得到距離信息的計(jì)算過(guò)程，然后將利用不同測(cè)尺測(cè)得的結(jié)果進(jìn)行合成，并最終將距離的二進(jìn)制信息轉(zhuǎn)換成十進(jìn)制顯示出來(lái)。本文以Xilinx公司Virtex-II Pro開(kāi)發(fā)板做為開(kāi)發(fā)平臺(tái)，通過(guò)編程和仿真驗(yàn)證了該測(cè)距方案的可行性。在采用多次測(cè)量求平均值的情況下，該測(cè)距方案的測(cè)距精度可以達(dá)到3mm，測(cè)距量程可達(dá)100m。該方案設(shè)計(jì)新穎，可將整個(gè)的數(shù)據(jù)處理系統(tǒng)在FPGA芯片中實(shí)現(xiàn)，為最終的專用集成芯片的設(shè)計(jì)打下了基礎(chǔ)，有利于測(cè)距系統(tǒng)的集成單片化。
標(biāo)簽： FPGA 激光測(cè)距 數(shù)據(jù)處理
上傳時(shí)間： 2013-06-20
上傳用戶：lili1990
激光測(cè)距是一種非接觸式的測(cè)量技術(shù)，已被廣泛使用于遙感、精密測(cè)量、工程建設(shè)、安全監(jiān)測(cè)以及智能控制等領(lǐng)域。早期的激光測(cè)距系統(tǒng)在激光接收機(jī)中通過(guò)分立的單元電路處理激光發(fā)、收信號(hào)以測(cè)量光脈沖往返時(shí)間，使得開(kāi)發(fā)成本高、電路復(fù)雜，調(diào)試?yán)щy，精度以及可靠性相對(duì)較差，體積和重量也較大，且沒(méi)有與其他儀器相匹配的標(biāo)準(zhǔn)接口，上述缺陷阻礙了激光測(cè)距系統(tǒng)的普及應(yīng)用。 本文針對(duì)激光測(cè)距信號(hào)處理系統(tǒng)設(shè)計(jì)了一套全數(shù)字集成方案，除激光發(fā)射、接收電路以外，將信號(hào)發(fā)生、信號(hào)采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個(gè)部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊，可以直接對(duì)信號(hào)進(jìn)行數(shù)字信號(hào)處理。與分立的單元電路構(gòu)成的激光測(cè)距信號(hào)處琿相比，可以大大降低激光測(cè)距系統(tǒng)的成本，縮短激光測(cè)距的研制周期。并且由于專用集成電路帶有標(biāo)準(zhǔn)的RS232接口，可以直接與通信模塊連接，構(gòu)成激光遙測(cè)實(shí)時(shí)監(jiān)控系統(tǒng)，通過(guò)LED實(shí)時(shí)顯示測(cè)距結(jié)果。這樣使得激光測(cè)距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監(jiān)測(cè)技術(shù)方法，并設(shè)計(jì)出一種針對(duì)橋梁的位移監(jiān)測(cè)的具有既便攜、有效又經(jīng)濟(jì)實(shí)用的監(jiān)測(cè)樣機(jī)。 本文基于xil inx公司提供的開(kāi)發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開(kāi)發(fā)版來(lái)設(shè)計(jì)的，提出一種基于方波的利用DCM(數(shù)字時(shí)鐘管理器)檢相的相位式測(cè)距方法；采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz，對(duì)應(yīng)的測(cè)尺長(zhǎng)度分別為5米、50米和15000米，對(duì)應(yīng)的精度分別為±0.02米、±0.5米和±5米。設(shè)計(jì)了一套激光測(cè)距全數(shù)字信號(hào)處理系統(tǒng)。為了證明本系統(tǒng)的準(zhǔn)確性，另外設(shè)計(jì)了一套利用延時(shí)的方法來(lái)模擬激光光路，經(jīng)過(guò)測(cè)試，證明利用DCM檢相的相位式測(cè)距方法對(duì)于橋梁的位移監(jiān)測(cè)是可行的，測(cè)量精度和測(cè)量結(jié)果也滿足設(shè)計(jì)方案要求。
標(biāo)簽： FPGA 全數(shù)字 信號(hào)處理 激光測(cè)距
上傳時(shí)間： 2013-06-12
上傳用戶：fanboynet
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來(lái)越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測(cè)，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢(shì)。FPGA允許用戶根據(jù)自己的需要來(lái)建立自己的模塊，為用戶的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開(kāi)發(fā)成本，F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測(cè)算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過(guò)訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測(cè)系統(tǒng)在基于Xilinx的Virtex II Pro開(kāi)發(fā)板上平臺(tái)上，達(dá)到實(shí)時(shí)的檢測(cè)效果。本文工作和成果可以具體描述如下： 1. 算法分析：對(duì)于人臉檢測(cè)算法，首先確保的是檢測(cè)率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測(cè)方法。算法中較多的是積分圖的特征值計(jì)算，這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對(duì)檢測(cè)算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場(chǎng)可以提供的資源狀況，又要考慮系統(tǒng)成本、開(kāi)發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開(kāi)發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線及數(shù)據(jù)通道等，通過(guò)分析可以對(duì)算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對(duì)數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對(duì)尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測(cè)用的級(jí)聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對(duì)系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時(shí)，人臉檢測(cè)能夠達(dá)到17fps的檢測(cè)速度，并且獲得了很好的檢測(cè)率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：大融融rr
軟件無(wú)線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過(guò)降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進(jìn)行處理，其性能的優(yōu)劣將對(duì)整個(gè)軟件無(wú)線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專用DDC芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn)，但價(jià)格昂貴，靈活性不強(qiáng)，不能充分體現(xiàn)軟件無(wú)線電的優(yōu)勢(shì)。FPGA工藝發(fā)展迅速，處理能力大大增強(qiáng)，相對(duì)于ASIC、DSP來(lái)說(shuō)具有吞吐量高、開(kāi)發(fā)周期短、可實(shí)現(xiàn)在線重構(gòu)等諸多優(yōu)勢(shì)。正因?yàn)檫@些優(yōu)點(diǎn)，使得FPGA在軟件無(wú)線電的研究和開(kāi)發(fā)中起著越來(lái)越重要的作用。 本次設(shè)計(jì)的目標(biāo)是在一塊FPGA芯片上實(shí)現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對(duì)軟件無(wú)線電數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析，重點(diǎn)完成了其主要模塊的設(shè)計(jì)和仿真以及初步的系統(tǒng)級(jí)驗(yàn)證。 論文首先對(duì)軟件無(wú)線電數(shù)字下變頻的國(guó)內(nèi)外現(xiàn)狀進(jìn)行了分析，然后對(duì)FPGA實(shí)現(xiàn)數(shù)字下變頻設(shè)計(jì)的優(yōu)勢(shì)作了闡述。在對(duì)軟件無(wú)線電理論基礎(chǔ)、數(shù)字信號(hào)處理的相關(guān)知識(shí)深入研究的基礎(chǔ)上重點(diǎn)研究軟件無(wú)線電數(shù)字下變頻技術(shù)。對(duì)數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實(shí)現(xiàn)方法進(jìn)行深入研究，在：MATLAB中設(shè)定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對(duì)部分模塊建立數(shù)學(xué)模型并仿真、對(duì)模塊的性能進(jìn)行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問(wèn)的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過(guò)使用編寫(xiě)'Verilog程序和調(diào)用部分lP Core相結(jié)合的方法完成數(shù)字下變頻各個(gè)模塊的設(shè)計(jì)并完成仿真和調(diào)試。結(jié)果表明設(shè)計(jì)的思想和結(jié)構(gòu)是正確的，在下一步工作中主要完成系統(tǒng)的板級(jí)調(diào)試。
上傳時(shí)間： 2013-04-24
上傳用戶：隱界最新
近年來(lái)，隨著FPGA技術(shù)的出現(xiàn)，憑借著它在設(shè)計(jì)上的優(yōu)越性，使得它在各電子設(shè)計(jì)領(lǐng)域上備受關(guān)注。在數(shù)字控制系統(tǒng)的應(yīng)用領(lǐng)域也越來(lái)越廣泛。本課題主要研究了FPGA技術(shù)和無(wú)線通訊技術(shù)在高頻感應(yīng)加熱控制系統(tǒng)的應(yīng)用，目的在于實(shí)現(xiàn)一個(gè)安全穩(wěn)定的高頻感應(yīng)加熱環(huán)境。 本文首先介紹了高頻感應(yīng)加熱系統(tǒng)所涉及的一些概念及所要用到的一些技術(shù)。然后對(duì)系統(tǒng)實(shí)現(xiàn)的原理及實(shí)現(xiàn)可行性進(jìn)行了深入的研究分析，確定了主電路的拓?fù)浣Y(jié)構(gòu)為串聯(lián)諧振式，功率調(diào)節(jié)方式為容性移相調(diào)功：計(jì)算確定了系統(tǒng)中各個(gè)元件的參數(shù)和符號(hào)。最后按照FPGA的設(shè)計(jì)流程，設(shè)計(jì)實(shí)現(xiàn)了系統(tǒng)所需的各個(gè)硬件電路。 本文將無(wú)線通訊的技術(shù)引入了高頻感應(yīng)加熱系統(tǒng)的控制。利用FPGA技術(shù)將RF無(wú)線通訊電路的控制部分與其他控制電路集成到一塊FPGA芯片里，這樣大大縮小了系統(tǒng)的體積，提高了系統(tǒng)的穩(wěn)定性。使得對(duì)高頻感應(yīng)加熱系統(tǒng)的控制更加智能化，同時(shí)也使得其操作安全性得到了很大的提高，從而達(dá)到了我們的目的。 研究結(jié)果表明，利用FPGA技術(shù)以及無(wú)線通訊技術(shù)的集成來(lái)實(shí)現(xiàn)智能化數(shù)字控制系統(tǒng)是很可行的方法。本文研究的感應(yīng)加熱控制系統(tǒng)運(yùn)行良好。
標(biāo)簽： FPGA 高頻感應(yīng) 加熱控制
上傳時(shí)間： 2013-05-31
上傳用戶：ainimao
在VTS(Vessel Tramc Services船舶交管系統(tǒng))系統(tǒng)中，雷達(dá)信號(hào)的處理器的能力己成為制約雷達(dá)目標(biāo)錄取、跟蹤處理能力和可靠性以及整個(gè)VTS系統(tǒng)工作的主要因素。隨著區(qū)域性VTS的建立，要求將雷達(dá)信號(hào)以最高的質(zhì)量和最低的代價(jià)遠(yuǎn)距離傳輸，而達(dá)到這一要求的關(guān)鍵技術(shù)環(huán)節(jié)一雷達(dá)信息的壓縮處理也將受到雷達(dá)信號(hào)預(yù)處理系統(tǒng)的影響。 因此，研究更有效的VTS雷達(dá)信號(hào)預(yù)處理系統(tǒng)是一項(xiàng)很有價(jià)值和實(shí)際意義的工作。本文是在前人研究成果的基礎(chǔ)上，面向?qū)嶋H應(yīng)用的需求，主要研究VTS雷達(dá)信號(hào)預(yù)處理算法的設(shè)計(jì)方法和實(shí)現(xiàn)手段，設(shè)計(jì)完成了一個(gè)數(shù)字化的雷達(dá)原始信號(hào)實(shí)時(shí)采集與處理系統(tǒng)。 本設(shè)計(jì)主要包括雷達(dá)信號(hào)的采集、雜波抑制處理以及與DSP芯片的信號(hào)傳輸。在硬件結(jié)構(gòu)上，本設(shè)計(jì)采用FPGA完成信號(hào)的采集、CFAR處理和雷達(dá)信號(hào)檢測(cè)器的設(shè)計(jì)，將大量的以前需要由DSP芯片來(lái)完成的算法移植到FPGA中實(shí)現(xiàn)，大大減輕了DSP芯片的工作壓力，也減小了系統(tǒng)的體積。 在算法研究中，設(shè)計(jì)中重點(diǎn)討論了雜波的抑制方法和目標(biāo)的檢測(cè)方法。本文在研究了大量現(xiàn)有的雷達(dá)信號(hào)雜波抑制及信號(hào)檢測(cè)的算法的基礎(chǔ)上，比較了各種算法的優(yōu)劣，最終選擇了一種適合本次設(shè)計(jì)要求的CFAR算法和雙極點(diǎn)濾波雷達(dá)信號(hào)檢測(cè)器在FPGA中實(shí)現(xiàn)。 論文中對(duì)設(shè)計(jì)中所采用的方法給出了理論分析、試驗(yàn)仿真結(jié)果和試驗(yàn)實(shí)際調(diào)試結(jié)果。通過(guò)本文所述的設(shè)計(jì)和實(shí)驗(yàn)，本文設(shè)計(jì)的雷達(dá)信號(hào)預(yù)處理系統(tǒng)對(duì)雷達(dá)視頻信號(hào)的采集與傳輸都有很好的效果，所選用的雜波處理算法對(duì)雷達(dá)雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達(dá)雜波中的尖峰成分，使信噪比得到較大改善。
標(biāo)簽： 雷達(dá)信號(hào) 法的研究 預(yù)處理
上傳時(shí)間： 2013-04-24
上傳用戶：pei5
交流電源供電方式正在由集中式向分布式、全功能式發(fā)展，而實(shí)現(xiàn)分布式電源的核心就是模塊的并聯(lián)技術(shù)。多臺(tái)逆變器并聯(lián)可以實(shí)現(xiàn)大容量供電和冗余供電，可大大提高系統(tǒng)的靈活性，使電源系統(tǒng)的體積重量大為降低，同時(shí)其主開(kāi)關(guān)器件的電流應(yīng)力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯(lián)技術(shù)。 本文首先對(duì)電壓、電流雙閉環(huán)逆變器控制系統(tǒng)進(jìn)行了研究。通過(guò)對(duì)傳遞函數(shù)的分析，得到了基于等效輸出阻抗的雙閉環(huán)控制的逆變器并聯(lián)系統(tǒng)模型。在分析逆變器模型的基礎(chǔ)上設(shè)計(jì)了各控制器參數(shù)，并通過(guò)MATLAB仿真進(jìn)行了驗(yàn)證。根據(jù)上述模型，分析了逆變器并聯(lián)的環(huán)流特性，以及基于有功和無(wú)功功率的并聯(lián)控制方案。 隨著電子技術(shù)的不斷發(fā)展，F(xiàn)PGA技術(shù)正在越來(lái)越多地用于工程實(shí)踐中。本文在研究SPWM控制技術(shù)的基礎(chǔ)上，應(yīng)用FPGA芯片EP1C12Q240C8實(shí)現(xiàn)了SPWM數(shù)字控制器，用于多模塊逆變器并聯(lián)控制系統(tǒng)。文中給出了仿真結(jié)果和芯片的測(cè)試結(jié)果。 基于FPGA的三相逆變器并聯(lián)數(shù)字控制器的研究具有現(xiàn)實(shí)意義，設(shè)計(jì)具有創(chuàng)新性。仿真和芯片的初步測(cè)試結(jié)果表明：本文設(shè)計(jì)的基于FPGA的逆變器并聯(lián)數(shù)字控制器能夠滿足逆變器并聯(lián)系統(tǒng)的要求。
標(biāo)簽： FPGA 三相逆變器 并聯(lián) 技術(shù)研究
上傳時(shí)間： 2013-08-05
上傳用戶：ccclll
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
