亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

單片機流水燈混合利用代碼

  • 基于FPGA的實時視頻信號處理平臺的設計

    提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。

    標簽： FPGA 實時視頻 信號處理平臺

    上傳時間： 2015-01-01

    上傳用戶：shizhanincc

  • PADS制作鍋仔片解析

    在PADS中鍋仔片的制作方法

    標簽： PADS

    上傳時間： 2013-10-15

    上傳用戶：范縝東苑

  • 如何通過仿真有效提高數(shù)模混合設計性

    一 、數(shù)模混合設計的難點 二、提高數(shù)模混合電路性能的關鍵 三、仿真工具在數(shù)模混合設計中的應用 四、小結(jié) 五、混合信號PCB設計基礎問答

    標簽： 仿真 高數(shù)模混合

    上傳時間： 2013-10-31

    上傳用戶：bvdragon

  • 基于FPGA的DDS IP核設計方案

    以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實現(xiàn)了可重構信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術，在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺，達到既簡化電路設計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

    標簽： FPGA DDS IP核 設計方案

    上傳時間： 2013-12-22

    上傳用戶：forzalife

  • WP266 - 利用Spartan-3系列FPGA實現(xiàn)安全解決方案

    Spartan-3AN 器件帶有可以用于儲存配置數(shù)據(jù)的片上Flash 存儲器。如果在您的設計中Flash 存儲器沒有與外部相連，那么Flash 存儲器無法從I/O 引腳讀取數(shù)據(jù)。由于Flash 存儲器在FPGA 內(nèi)部，因此配置過程中Spartan-3AN 器件比特流處于隱藏狀態(tài)。這一配置成了設計安全的起點，因為無法直接從Flash 存儲器拷貝設計。

    標簽： Spartan FPGA 266 WP

    上傳時間： 2013-10-31

    上傳用戶：R50974

  • WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案

    WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

    標簽： Xilinx FPGA 409 DSP

    上傳時間： 2013-10-21

    上傳用戶：huql11633

  • XAPP483 - 利用 Platform Flash PROM 實現(xiàn)多重啟動功能

      一些應用利用 Xilinx FPGA 在每次啟動時可改變配置的能力，根據(jù)所需來改變 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的設計修訂 (Design Revisioning) 功能，允許用戶在單個PROM 中將多種配置存儲為不同的修訂版本，從而簡化了 FPGA 配置更改。在 FPGA 內(nèi)部加入少量的邏輯，用戶就能在 PROM 中存儲的多達四個不同的修訂版本之間進行動態(tài)切換。多重啟動或從多個設計修訂進行動態(tài)重新配置的能力，與 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用時所提供的 MultiBoot 選項相似。本應用指南將進一步說明 Platform Flash PROM 如何提供附加選項來增強配置失敗時的安全性，以及如何減少引腳數(shù)量和板面積。此外，Platform Flash PROM 還為用戶提供其他優(yōu)勢：iMPACT 編程支持、單一供應商解決方案、低成本板設計和更快速的配置加載。本應用指南還詳細地介紹了一個包含 VHDL 源代碼的參考設計。

    標簽： Platform Flash XAPP PROM

    上傳時間： 2013-10-10

    上傳用戶：wangcehnglin

  • XAPP058 -利用嵌入式微控制器實現(xiàn)Xilinx系統(tǒng)編程

      Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具備在系統(tǒng)可編程性、可靠的引腳鎖定以及JTAG 邊界掃描測試功能。此強大的功能組合允許設計人員在進行重大更改時，仍能保留原始的器件引腳，從而避免重組 PC 板。通過利用嵌入式控制器從板載 RAM 或 EPROM 對這些CPLD 和 FPGA 編程，設計人員可輕松升級、修改和測試設計，即使在現(xiàn)場也是如此。

    標簽： Xilinx XAPP 058 嵌入式

    上傳時間： 2013-11-03

    上傳用戶：dongbaobao

  • 基于CPLD的VHDL語言數(shù)字鐘(含秒表)設計

    利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現(xiàn)數(shù)字鐘的設計、下載和調(diào)試。

    標簽： CPLD VHDL 語言 數(shù)字

    上傳時間： 2013-10-24

    上傳用戶：古谷仁美

  • 混合信號PCB設計中單點接地技術的研究

    混合信號系統(tǒng)中地平面的處理一直是一個困擾著很多硬件設計人員的難題"詳細講述了單點接地的原理"以及在工程應用中的實現(xiàn)方法$

    標簽： PCB 混合信號 接地技術

    上傳時間： 2013-11-07

    上傳用戶：lyson

主站蜘蛛池模板： 修武县| 奉贤区| 蓬安县| 西吉县| 西青区| 晋中市| 红河县| 大余县| 邛崃市| 舟山市| 德州市| 新平| 锦州市| 尉氏县| 湘阴县| 双峰县| 麻栗坡县| 迁西县| 罗城| 游戏| 正安县| 札达县| 子洲县| 汶川县| 休宁县| 台南县| 炎陵县| 乌兰浩特市| 博白县| 阿荣旗| 赤壁市| 兴海县| 上饶县| 阿坝| 峨边| 郓城县| 定南县| 昭平县| 信宜市| 青神县| 古丈县|