FPGA設(shè)計的四種常用思想與技巧
標(biāo)簽： FPGA
上傳時間： 2013-10-26
上傳用戶：debuchangshi
定制簡單LED的IP核的設(shè)計源代碼
標(biāo)簽： LED 定制 IP核 源代碼
上傳時間： 2013-10-19
上傳用戶：gyq
教你學(xué)會PROTEL四層板設(shè)計
標(biāo)簽： PROTEL 四層板
上傳時間： 2013-10-14
上傳用戶：tfyt
PCB四層板設(shè)計講解
標(biāo)簽： PCB 四層板
上傳時間： 2013-10-16
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
QuartusII中利用免費IP核的設(shè)計 作者：雷達(dá)室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
標(biāo)簽： Quartus RAM IP核 雙端口
上傳時間： 2013-10-18
上傳用戶：909000580
基于FPGA的GPIB接口IP核的研究與設(shè)計
標(biāo)簽： FPGA GPIB 接口 IP核
上傳用戶：wudu0932
ISE新建工程及使用IP核步驟詳解
標(biāo)簽： ISE IP核 工程
上傳時間： 2015-01-01
上傳用戶：liuxinyu2016
ISE_IP核創(chuàng)建教程及DDR3_ip核使用注意事項
標(biāo)簽： ISE_IP DDR ip 教程
上傳用戶：wangyi39
基于FPGA的四階IIR數(shù)字濾波器
標(biāo)簽： FPGA IIR 數(shù)字濾波器
上傳時間： 2013-10-28
上傳用戶：shfanqiwei
NiosII軟核處理器是Altera公司開發(fā)，基于FPGA操作平臺使用的一款高速處理器，為了適應(yīng)高速運動圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機接口設(shè)計，使用verilog HDL語言完成該接口設(shè)計，最后通過QuartusII軟件，給出了實驗仿真結(jié)果。
標(biāo)簽： NiosII 軟核處理器 步進(jìn)電機 接口設(shè)計
上傳時間： 2015-01-02
上傳用戶：妄想演繹師
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
