870_880MHz頻段的CDMA結環行器方案

利用帶線結環行器的相關理論，設計了870～880MHz 結環行器，最后實現的環行器在0.5～1.5GHz內，插入損耗≤0.4dB，最小隔離度≥ 20dB，電壓駐波比≤ 1.20，符合...

?? 2014-03-25

設計一個四路數據選擇器,其功能是將四組不同的數據按要求選擇一個輸出.輸出的那組數據有兩個控制信號決定,其真值表如下: 數據選擇控制端 輸出的數據 Input0 Input1 output 0 0 o

設計一個四路數據選擇器,其功能是將四組不同的數據按要求選擇一個輸出.輸出的那組數據有兩個控制信號決定,其真值表如下: 數據選擇控制端 輸出的數據 Input0 Input1 output 0 0 o...

?? 2015-01-08

VHDL的四選一選擇器

VHDL的四選一選擇器...

?? 2014-01-03

用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。

用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。...

?? 2015-05-02

基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現 Verilog HDL的

基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現 Verilog HDL的...

?? 2014-08-12

四選一選擇器,輸入四個,輸出1個.當NM=00時選A 當NM=01時選B 當NM=10時選C 當NM=11時選D

四選一選擇器,輸入四個,輸出1個.當NM=00時選A 當NM=01時選B 當NM=10時選C 當NM=11時選D...

?? 2013-12-25

fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器

fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器...

?? 2015-09-03

四路串行模數轉換IC--TLV2544的接口驅動源代碼

四路串行模數轉換IC--TLV2544的接口驅動源代碼...

?? 2015-09-28

四位全加器

四位全加器，VHDL語言，max+plusII平臺做的...

?? 2016-02-17

四位全加器語言描述是以文本方式上傳的

四位全加器語言描述是以文本方式上傳的，呵呵，希望大家有幫助...

?? 2014-01-26