基于FFT算法的FPGA實(shí)現(xiàn)報(bào)告
上傳時(shí)間： 2014-01-22
上傳用戶：363186
基于FPGA的FFT算法實(shí)現(xiàn)
上傳時(shí)間： 2014-12-28
上傳用戶：chongchongsunnan
基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時(shí)間： 2013-11-12
上傳用戶：xz85592677
針對(duì)城市道路交叉口的常發(fā)性交通擁堵現(xiàn)象，依據(jù)RFID檢測(cè)系統(tǒng)的特點(diǎn)，提出了一種基于物聯(lián)網(wǎng)前端信息采集技術(shù)的交通流檢測(cè)方法。并且對(duì)城市道路交叉口采集到的交通流量相對(duì)增量、車輛的時(shí)間占有率相對(duì)增量以及地點(diǎn)平均車速等信息進(jìn)行了對(duì)比性分析和統(tǒng)計(jì)推導(dǎo)，從理論上論證了交通擁擠產(chǎn)生時(shí)的交通流特點(diǎn)，然后以此為基礎(chǔ)給出了交通擁擠事件出現(xiàn)時(shí)的判別準(zhǔn)則，構(gòu)造出相應(yīng)的擁擠檢測(cè)指標(biāo)及判別算法。最后利用Matlab編程再結(jié)合實(shí)際交通測(cè)量數(shù)據(jù)驗(yàn)證了算法的正確性。
標(biāo)簽： 物聯(lián)網(wǎng) 智能交通 判別 法的研究
上傳時(shí)間： 2014-12-28
上傳用戶：GavinNeko
基于解決Xmodem協(xié)議中CRC校驗(yàn)的目的，以經(jīng)典的LFSR硬件電路為基礎(chǔ)，采用了按字節(jié)并行運(yùn)算CRC校驗(yàn)碼，以及多字節(jié)CRC算法的方法。在Quartus II環(huán)境下，通過(guò)以VHDL語(yǔ)言仿真試驗(yàn)，得出Xmodem協(xié)議中CRC校驗(yàn)，以多字節(jié)循環(huán)并行CRC算法能夠滿足高速實(shí)時(shí)性要求的結(jié)論。
標(biāo)簽： Xmodem FPAG CRC 協(xié)議
上傳時(shí)間： 2013-11-18
上傳用戶：lty6899826
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時(shí)間： 2013-11-07
上傳用戶：defghi010
提出一種利用FPGA實(shí)現(xiàn)相關(guān)干涉儀測(cè)向算法的方法，給出了測(cè)向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細(xì)介紹了FPGA內(nèi)部模塊的劃分及設(shè)計(jì)流程，最后結(jié)合實(shí)際設(shè)計(jì)出一種實(shí)現(xiàn)方案，并討論了該方案在寬帶測(cè)向中較原有實(shí)現(xiàn)方式的優(yōu)勢(shì)。為了使算法更適于FPGA實(shí)現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗(yàn)證了該方法與傳統(tǒng)方法的等效性。
上傳時(shí)間： 2013-11-11
上傳用戶：1142895891
介紹了AES中,SubBytes算法在FPGA的具體實(shí)現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來(lái)實(shí)現(xiàn).通過(guò)分析SubBytes算法得到一種可行性硬件邏輯電路,從而實(shí)現(xiàn)SubBytes變換的功能.
標(biāo)簽： SubBytes FPGA AES 算法
上傳時(shí)間： 2013-11-30
上傳用戶：hzy5825468
隨著混沌理論應(yīng)用于產(chǎn)生偽隨機(jī)序列的發(fā)展，用現(xiàn)場(chǎng)可編程邏輯門陣列實(shí)現(xiàn)了基于TD—ERCS混沌的偽隨機(jī)序列發(fā)生器．為了便于硬件實(shí)現(xiàn)并減少硬件占用資源．對(duì)原算法(即基于TD—ERCS構(gòu)造偽隨機(jī)序列發(fā)生器的算法)進(jìn)行了適當(dāng)改進(jìn)，密鑰空間縮減到2⋯．設(shè)計(jì)采用雙精度浮點(diǎn)運(yùn)算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統(tǒng)仿真實(shí)驗(yàn)．系統(tǒng)的硬件電路占用17716個(gè)邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產(chǎn)生速率10 Mbps．
標(biāo)簽： FPGA 混沌 偽隨機(jī)序列 發(fā)生器
上傳時(shí)間： 2013-10-28
上傳用戶：crazyer
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來(lái)完成分辨率為738×575 的PAL 制數(shù)字視頻信號(hào)到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬(wàn)像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號(hào)不能直接在VGA 顯示器上顯示, 而在許多場(chǎng)合需要在VGA 顯示器上實(shí)時(shí)監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對(duì)圖像進(jìn)行實(shí)時(shí)顯示, 本文采用一種近似的雙線性插值方法對(duì)圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場(chǎng)可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時(shí)隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來(lái)越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中發(fā)揮著越來(lái)越重要的作用。本課題的設(shè)計(jì)就是采用VHDL 描述, 基于FPGA 來(lái)實(shí)現(xiàn)的。
標(biāo)簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時(shí)間： 2013-12-03
上傳用戶：aa54
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
