現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-07-01
上傳用戶：84425894
隨著現代計算機技術、微電子技術的進一步結合和發展，可編程邏輯技術已成為當前電子設計領域中最具活力和發展前途的技術。通過采用FPGA/EDA技術，對通信卡的PCI接口、E1接口、外部邏輯電路進行集成，并利用目前通用計算機強大的數字信息處理能力，可大大簡化CTI硬件的設計，降低制造成本，提高系統可靠性。 據此，本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析，對各功能模塊和系統進行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅動程序的設計方法。 本論文涉及的軟件、硬件系統已經開發、調試完成。測試結果表明：1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發數據傳送等操作中，各項性能符合PCI2.3規范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數符合CCITT相關規范要求。 3、論文所研究的PCI-E1接口在與現網設備、模塊的對接測試中，性能穩定。基于本論文的產品已經正式發布。國內部分廠家已對該產品進行了多方面的綜合測試，并計劃將其應用到實際的生產和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效，符合設計目標，具有較廣闊的應用前景。
上傳時間： 2013-06-02
上傳用戶：wpwpwlxwlx
隨著存儲技術的迅速發展，存儲業務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統的性能。磁盤陣列技術采用硬件和軟件兩種方式實現，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統提供的軟件實現磁盤冗余陣列功能，對系統資源利用率高，節省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術實現RAID控制器硬件設計，完成磁盤陣列啟動、數據緩存（Cache）以及數據XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統設計方案：獨立微處理器和較大容量的內存；實現RAID級別遷移，在線容量擴展，在線數據熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統，成為磁盤陣列的調試平臺。 隨著集成電路的發展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
隨著ASIC設計規模的增長，功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求，基于FPGA組的原型驗證方法能有效縮短系統的開發周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長，單芯片已無法容納整個設計，所以常常需要對設計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比，該結構能提供更多的互連通道，可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足，提出并實現了基于設計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導邏輯分割過程，避免了設計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構，使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明，使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現在和將來大規模ASIC邏輯驗證的需求。
上傳時間： 2013-06-12
上傳用戶：極客
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
海洋臺站自動觀測系統是一套應用于海濱觀測的儀器設備，負責對氣象、水文參數進行實時觀測。諸多的參數通過相應的傳感器進行測量，海洋臺站自動觀測系統對測量的信息進行匯總，再將其通過有線或無線的通訊方式傳輸到各級海洋環境監測預報中心，供天氣預報和海洋預報使用。 本文以我國“海洋臺站自動觀測系統政府采購計劃”為背景，重點設計了低成本、低功耗、高性能、高可靠性的新型海洋臺站自動觀測系統。本課題主要研究基于arm7+uClinux海洋臺站自動觀測系統的設計與開發。根據實際的需要，分析海洋臺站自動觀測系統的整體要求，對傳感器進行選型，進行方案設計，完成整個系統的搭建。為了降低系統功耗，CPU所采用的是Samsung公司推出的無內存管理單元的處理器S3C44BO，設計了8MFLASH、64MSDRAM、液晶、USB以及鍵盤等相關電路。同時，為了減少驅動開發所帶來的不便，使用TL16C554A對串口電路進行了擴展，便于數據處理，也使得系統具有更好的可擴展性。軟件方面設計主要涉及了BootLoader引導裝載程序的建立，選用uClinux操作系統，并對其內核進行配置和裁剪，添加源代碼中沒有的驅動程序。為了縮短研發周期和降低開發難度，選用MiniGUI作為圖形用戶界面系統，深入分析了MiniGUI的結構、原理，并將其移植到uClinux系統中。本系統采用的是MiniGUI－Threads多線程模式，主線程協調各個線程進行相應的數據處理。為了使系統操作變得直觀、簡單，對用戶界面進行了初步設計，使用復用I/O的方法解決多串口通訊容易造成的數據阻塞問題。此外，為了更好的將臺站所測得的信息量發送給海洋環境監測預報中心，需要完善通訊協議以便于數據交換。 最后，根據本系統實際研究開發結果，總結分析了系統的特點，并對下一步設計工作進行了展望。
上傳時間： 2013-07-12
上傳用戶：juyuantwo
工廠底層的信息絕大部分都是通過現場總線進行傳遞的，但基于現場總線的工業設備網絡無法實現與企業的Internet/Intranet無縫連接從而實現遠程監控。所以本文就此問題展開研究，提出了一種基于S3C2410的嵌入式工業網絡控制器的平臺的設計方案，設計了一個具有網絡通信功能的控制器平臺。 1.針對網絡控制器的特點與要求，通過對比分析，選取了具體的硬件和軟件，以確保網絡控制器平臺的穩定可靠。 2.具體設計了控制器相關硬件電路。包括存儲電路、以太網電路、串口電路、I/O口電路等。 3.建立了嵌入式Linux軟件開發平臺；對網絡通信的理論進行了研究，編寫了CGI外部擴展程序，實現了動態Web技術，使用戶可以通過瀏覽器對控制器進行遠程監控。同時，開發了嵌入式數據庫SQLite應用程序，使歷史數據、實時數據和技術參數的管理更加方便有序；開發了對應的驅動程序確保了網絡控制器的的正常運行。 4.在完成嵌入式網絡控制器硬件與軟件設計的基礎上，將控制器平臺應用于智能加藥控制系統中，通過測試表明本網絡控制器平臺穩定可靠。 總之，本文在深入研究嵌入式網絡控制器的基礎上搭建了一個嵌入式的硬件和軟件平臺，確保了網絡控制器穩定可靠并高效地運行，為第二次開發嵌入式網絡控制器準備了一個比較理想的嵌入式平臺。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
近年來，隨著電子技術的發展，消費電子產品(Consumer Electronics)已與計算機(Computer)、通信(Communication)兩項產品的技術結合在一起，成為目前所統稱的3C產品，并使家用電子電器產品步向智能家居的方向。但是目前大多數智能家居系統其控制器一般由8位或16位的單片機控制，其控制功能比較簡單，很難實現網絡化和無線傳輸，對于未來的智能家居系統的擴展性也比較有限。本文針對目前國內智能家居系統的局限性，提出一種基于嵌入式處理器ARM平臺以及以太網和GPRS網絡通信技術的智能家居系統，它不僅能對小區內住宅的安全狀況進行實時監控，還能實現家用電器的遠程控制、“三表”(即水表、電表、燃氣表)的遠程抄送。同時該系統還提供了規范的串行通信接口，對于未來的系統的擴展提供了廣闊的空間。 本文首先詳細的介紹了ARM處理器及嵌入式操作系統uClinux的發展概況，接著討論了GPRS網絡通信技術的工作原理，最后給出了智能家居控制系統的硬件設計和軟件設計。該智能家居系統的硬件主要包括ARM主控模塊的選型、報警I/O電路設計、以太網接口電路設計、圖像處理模塊電路和“三表”的串行口電路組成。軟件上主要包括uClinux在S3C4510上的移植、圖像采集與壓縮程序、以太網驅動及通訊程序、RS-485串行接口程序、GPRS網絡通信程序和報警I/O接口程序。 該系統主要部分包括小區內住宅的安防監控，GPRS無線智能家電的遠程控制和無線報警以及抄表的遠程傳送。利用當前較為成熟的GPRS技術和以太網實現對小區內用戶進行集中安防監控與管理，同時給出了系統的功能和結構以及硬件原理框圖和軟件設計思路及主要程序。
上傳時間： 2013-07-12
上傳用戶：haobin315
