亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

圖像控制器

  • PCI從設(shè)備控制器的FPGA設(shè)計(jì)與實(shí)現(xiàn)

    隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高,SoC已經(jīng)成為應(yīng)對(duì)未來(lái)星載電子系統(tǒng)設(shè)計(jì)需求的解決途徑。為了簡(jiǎn)化設(shè)計(jì)流程并且提高部件的可重用性,在目前的SoC設(shè)計(jì)中引入了稱之為平臺(tái)的體系結(jié)構(gòu)模板,用它來(lái)描述采用已有的標(biāo)準(zhǔn)核來(lái)開(kāi)發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計(jì),最終建立一個(gè)包括多種功能部件,互連部件和處理部件的設(shè)計(jì)平臺(tái),從而有效的提高星載電子系統(tǒng)的設(shè)計(jì)能力。在當(dāng)前NASA和ESA的空間應(yīng)用中,PCI總線廣泛作為背板總線和局部總線,有鑒于此,本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計(jì)平臺(tái)要提供的一個(gè)互連部件對(duì)其進(jìn)行設(shè)計(jì)。 針對(duì)這一需求,本論文采用自項(xiàng)向下的設(shè)計(jì)方法對(duì)PCI總線從設(shè)備控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究,對(duì)PCI總線協(xié)議做了深刻的分析,完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì),采用Verilog HDL對(duì)其進(jìn)行了RTL級(jí)的描述。 在該課題的研究中,采用了目前集成電路設(shè)計(jì)中常見(jiàn)的自頂向下設(shè)計(jì)方法,使用硬件描述語(yǔ)言Verilog HDL對(duì)其進(jìn)行描述,重點(diǎn)分析了PCI總線設(shè)備控制器的設(shè)計(jì)。以PCI總線協(xié)議的分析和理解為基礎(chǔ),對(duì)PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分,對(duì)PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)思路和各個(gè)子模塊電路的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述,并且通過(guò)編寫(xiě)測(cè)試激勵(lì)程序完成了功能仿真。應(yīng)用FPGA作為物理驗(yàn)證和實(shí)現(xiàn)載體,進(jìn)行了面向FPGA的電路綜合,進(jìn)行了布局布線后的時(shí)序仿真,證明所實(shí)現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求,在以上基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的FPGA實(shí)現(xiàn)。通過(guò)這整個(gè)論文的工作,按照設(shè)計(jì)、仿真、綜合驗(yàn)證及布局布線的步驟,完成了PCI總線目標(biāo)設(shè)備控制器IP軟核的設(shè)計(jì)。

    標(biāo)簽: FPGA PCI 設(shè)備 控制器

    上傳時(shí)間: 2013-06-07

    上傳用戶:tccc

  • 機(jī)載雙基地SAR成像算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)

    雙基地合成孔徑雷達(dá)(簡(jiǎn)稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá),也是當(dāng)今SAR技術(shù)的一個(gè)發(fā)展方向,在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景,近年來(lái)成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面,推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程,分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對(duì)正側(cè)視機(jī)載雙基地SAR系統(tǒng),本文對(duì)距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上,在System Generator環(huán)境下對(duì)算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn),其中包括了FFT快速傅立葉變換、硬件乘法器、:Rocket I/O接口設(shè)計(jì)、DCM數(shù)字時(shí)鐘管理等主要部分。針對(duì)硬件實(shí)現(xiàn)的特點(diǎn),對(duì)算法的部分運(yùn)算進(jìn)行了簡(jiǎn)化。 為了對(duì)算法實(shí)現(xiàn)進(jìn)行驗(yàn)證,設(shè)計(jì)開(kāi)發(fā)了該算法的硬件測(cè)試平臺(tái)。主要基于ML310評(píng)估板上XC2VP30芯片中嵌入的Power PC 405,完成其硬件部分的設(shè)計(jì),主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時(shí)鐘等部分。

    標(biāo)簽: FPGA SAR 機(jī)載 雙基地

    上傳時(shí)間: 2013-07-26

    上傳用戶:是王洪文

  • 基于ARM的嵌入式運(yùn)動(dòng)控制器研究

    基于ARM的嵌入式運(yùn)動(dòng)控制器是集計(jì)算機(jī)數(shù)字控制技術(shù)、ARM技術(shù)、運(yùn)動(dòng)控制技術(shù)以及嵌入式操作系統(tǒng)技術(shù)等技術(shù)為一體的技術(shù)含量高的運(yùn)動(dòng)控制器;是對(duì)低成本、高性能運(yùn)動(dòng)控制器研究的一個(gè)新的嘗試。本論文的研究重是點(diǎn)基于雙端口RAM上下位機(jī)通訊的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計(jì)、嵌入式運(yùn)動(dòng)控制器軌跡規(guī)劃算法的研究、嵌入式系統(tǒng)軟件的構(gòu)建以及運(yùn)動(dòng)控制器外設(shè)驅(qū)動(dòng)程序的開(kāi)發(fā),其主要工作及成果如下: 1.針對(duì)數(shù)控系統(tǒng)上下位機(jī)信息交互頻繁,提出了一種基于雙端口RAM通訊結(jié)構(gòu)的上下位機(jī)交互方式,實(shí)現(xiàn)了上下位機(jī)信息的高速、穩(wěn)定通訊;且完成了基于雙端口RAM上下位機(jī)通訊結(jié)構(gòu)的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計(jì)。 2. 針對(duì)目前高速數(shù)控加工軌跡規(guī)劃中存在的一些關(guān)鍵問(wèn)題進(jìn)行深入的探討。提出一種軌跡拐角的速度平滑方法,當(dāng)高速加工不在同一直線方向而形成拐角的加工段時(shí),在拐角過(guò)渡時(shí)能獲得很好的速度響應(yīng)和較小的輪廓誤差;還提出了一種高速數(shù)控加工小線段的前瞻平滑算法,當(dāng)高速加工多段微小直線段時(shí),能夠優(yōu)化規(guī)劃多段微小線段的加工速度,有效避免了頻繁的加減速給系統(tǒng)帶來(lái)較大沖擊以及加工效率低的問(wèn)題。 3. 構(gòu)建了適合本運(yùn)動(dòng)控制器系統(tǒng)的系統(tǒng)軟件;研究了嵌入式運(yùn)動(dòng)控制器引導(dǎo)程序的移植、嵌入式Linux內(nèi)核的優(yōu)化配置以及根文件系統(tǒng)的構(gòu)建。 4.探討了Linux驅(qū)動(dòng)程序開(kāi)發(fā)的原理以及流程;并以雙端口RAM為例介紹了運(yùn)動(dòng)控制外設(shè)驅(qū)動(dòng)程序開(kāi)發(fā)的方法。

    標(biāo)簽: ARM 嵌入式 運(yùn)動(dòng)控制器

    上傳時(shí)間: 2013-07-02

    上傳用戶:笨小孩

  • EDA課程設(shè)計(jì)報(bào)告(交通信號(hào)控制器的VHDL的設(shè)計(jì))

    EDA課程設(shè)計(jì)報(bào)告(交通信號(hào)控制器的VHDL的設(shè)計(jì)),vhdl語(yǔ)言!!1

    標(biāo)簽: VHDL EDA 報(bào)告 交通信號(hào)

    上傳時(shí)間: 2013-06-23

    上傳用戶:壞壞的華仔

  • 基于ARM的溫濕度控制器的設(shè)計(jì)

    高端濕熱環(huán)境試驗(yàn)箱的溫濕度控制器有著如下特點(diǎn):①、人機(jī)接口模塊大多采用彩色液晶屏和觸摸屏;②、控制器存儲(chǔ)容量大,可存儲(chǔ)大量溫濕度數(shù)據(jù);⑧、溫濕度數(shù)據(jù)測(cè)量精度高;④、溫濕度控制精度高,具有自調(diào)整能力,可根據(jù)試驗(yàn)條件的變化調(diào)節(jié)控制器內(nèi)部參數(shù)。⑤、輔助功能多,如RS232串口通訊、USB通訊、以太網(wǎng)通訊等,方便和PC機(jī)的連接。此種類型的溫濕度控制器國(guó)內(nèi)生產(chǎn)較少。 本文在綜述國(guó)內(nèi)溫濕度控制技術(shù)的基礎(chǔ)上,提出了基于ARM9芯片的高性能溫濕度控制的設(shè)計(jì)方法。本文主要針對(duì)以下幾個(gè)方面進(jìn)行了研究:研究試驗(yàn)箱內(nèi)熱力學(xué)過(guò)程并建立溫濕度控制系統(tǒng)的簡(jiǎn)化數(shù)學(xué)模型;分析溫濕度控制箱的控制方法,選擇合理的溫濕度測(cè)量方案,提出了減少誤差的方法;分析溫濕度控制器的功能需求,完成了基于ARM的溫濕度控制器的硬件設(shè)計(jì)和調(diào)試;選擇了溫濕度控制系統(tǒng)的控制算法,并在設(shè)計(jì)的硬件平臺(tái)上實(shí)現(xiàn);最后對(duì)控制效果進(jìn)行了試驗(yàn)分析。 本論文各章節(jié)主要內(nèi)容概述如下: 第1章綜述了濕熱環(huán)境試驗(yàn)設(shè)備技術(shù)和嵌入式系統(tǒng)技術(shù)進(jìn)展,提出了課題的研究?jī)?nèi)容、難點(diǎn)和創(chuàng)新點(diǎn)。 第2章分析了濕熱環(huán)境試驗(yàn)箱溫濕度控制的控制算法,分析了被控空氣的熱力學(xué)過(guò)程,得出簡(jiǎn)化數(shù)學(xué)模型。 第3章對(duì)溫度、濕度測(cè)量系統(tǒng)及其誤差消除方法進(jìn)行分析,提出基于AD7711的高精度溫濕度測(cè)量方案。 第4章分析溫濕度控制器的需求,完成溫濕度控制器硬件平臺(tái)的設(shè)計(jì)。 第5章研究溫濕度控制系統(tǒng)的控制算法,在硬件平臺(tái)上實(shí)現(xiàn)PID繼電自整定算法。 第6章對(duì)溫濕度控制的實(shí)際控制效果進(jìn)行試驗(yàn)分析。 第7章總結(jié)與展望。

    標(biāo)簽: ARM 溫濕度控制器

    上傳時(shí)間: 2013-04-24

    上傳用戶:bjgaofei

  • 基于ARM的智能控制器的設(shè)計(jì)

    在國(guó)內(nèi)新的電力市場(chǎng)形勢(shì)的變化下,配電網(wǎng)自動(dòng)化尤其是配電網(wǎng)自動(dòng)化中的無(wú)功補(bǔ)償和配電數(shù)據(jù)監(jiān)測(cè)在電力企業(yè)中的重要性越來(lái)越顯著。另一方面,我國(guó)電力供需矛盾趨于緩和,電力負(fù)荷控制系統(tǒng)的控制功能變得很少使用,造成了資金、資源的很大浪費(fèi)。為了使這些資源更有效地服務(wù)于配電網(wǎng)自動(dòng)化建設(shè),在充分整合電力負(fù)荷控制系統(tǒng)原有硬件資源的基礎(chǔ)上,開(kāi)發(fā)了基于ARM的智能控制器來(lái)實(shí)現(xiàn)對(duì)電網(wǎng)的無(wú)功補(bǔ)償和配電監(jiān)測(cè),對(duì)原有的數(shù)據(jù)資源進(jìn)行了進(jìn)一步的開(kāi)發(fā)利用。 本論文主要完成了以下幾個(gè)方面的工作: 1、研究電網(wǎng)數(shù)據(jù)采集方法、高速數(shù)字信號(hào)處理算法、智能無(wú)功補(bǔ)償算法。 2、研究基于GPRS的分布式網(wǎng)絡(luò)結(jié)構(gòu)及國(guó)家電網(wǎng)公司通信協(xié)議《電力負(fù)荷管理系統(tǒng)數(shù)據(jù)傳輸規(guī)約—2004》的實(shí)現(xiàn)。 3、研究基于高性能嵌入式系統(tǒng)的終端軟、硬件平臺(tái)的實(shí)現(xiàn)

    標(biāo)簽: ARM 智能控制器

    上傳時(shí)間: 2013-04-24

    上傳用戶:yph853211

  • 基于ARM平臺(tái)的嵌入式網(wǎng)絡(luò)控制器的設(shè)計(jì)與實(shí)現(xiàn)

    隨著計(jì)算機(jī)技術(shù)、通信技術(shù)、集成電路技術(shù)和控制技術(shù)的發(fā)展,傳統(tǒng)的工業(yè)控制領(lǐng)域正經(jīng)歷著一場(chǎng)前所未有的變革,開(kāi)始向網(wǎng)絡(luò)化方向發(fā)展。本文即從未來(lái)工業(yè)控制網(wǎng)絡(luò)發(fā)展的需要出發(fā),設(shè)計(jì)并實(shí)現(xiàn)了以S3C2410微處理器為核心的嵌入式網(wǎng)絡(luò)控制器。 本文以S3C2410-32 位微處理為核心,設(shè)計(jì)并實(shí)現(xiàn)了具有1路以太網(wǎng)接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1個(gè)CAN總線擴(kuò)展卡、1個(gè)RS485擴(kuò)展卡、1個(gè)RS422擴(kuò)展卡使用、8路A/D、1路D/A、4路 PWM、一個(gè) 240×320TFT LCD 顯示觸摸屏的功能強(qiáng)大的嵌入式網(wǎng)絡(luò)控制器。并在此基礎(chǔ)上,結(jié)合嵌入式操作系統(tǒng)Windows CE建立了一個(gè)嵌入式軟件開(kāi)發(fā)平臺(tái)。 在深入研究和分析CANopen協(xié)議的基礎(chǔ)上,實(shí)現(xiàn)了基于Windows CE 的嵌入式 CANopen 協(xié)議棧,大大提高了嵌入式網(wǎng)絡(luò)控制器在現(xiàn)場(chǎng)總線上的通信和控制能力,為新型的網(wǎng)絡(luò)控制算法研究提供了實(shí)驗(yàn)平臺(tái)。在探討了TCP/IP協(xié)議的基礎(chǔ)上研究了基于 Windows CE 的嵌入式 TCP/IP 協(xié)議棧,掌握了Windows CE 平臺(tái)的網(wǎng)絡(luò) Socket 通信編程,使控制器能夠通過(guò)以太網(wǎng)接到Intranet或Intemet上。 在完成嵌入式網(wǎng)絡(luò)控制器硬件與軟件設(shè)計(jì)的基礎(chǔ)上,將控制器應(yīng)用到了網(wǎng)絡(luò)化的嵌入式數(shù)控系統(tǒng)的中央數(shù)控單元中,實(shí)現(xiàn)數(shù)控系統(tǒng)等數(shù)控設(shè)備小型化、網(wǎng)絡(luò)化和集成化的需要。并以此為基礎(chǔ),結(jié)合計(jì)算機(jī)控制實(shí)驗(yàn)室建設(shè),構(gòu)建了三層(信息層、控制層和設(shè)備層)工業(yè)網(wǎng)絡(luò)實(shí)驗(yàn)平臺(tái),實(shí)現(xiàn)了實(shí)驗(yàn)室設(shè)備真正的網(wǎng)絡(luò)互連,為網(wǎng)絡(luò)控制研究提供了一個(gè)高性能的平臺(tái)。

    標(biāo)簽: ARM 嵌入式網(wǎng)絡(luò) 控制器

    上傳時(shí)間: 2013-06-10

    上傳用戶:hzy5825468

  • LPC總線接口UART控制器FPGA實(shí)現(xiàn)

    隨著微電子技術(shù)的快速發(fā)展,電子設(shè)備逐漸向著小型化、集成化方向發(fā)展;人們?cè)谝笤O(shè)備性能不斷提升的同時(shí),還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過(guò)程中,也對(duì)各武器裝備都提出了新的要求,特別是針對(duì)單兵配備的便攜設(shè)備,對(duì)體積、功耗、擴(kuò)展性的要求更是嚴(yán)格。 在某手持式設(shè)備的開(kāi)發(fā)項(xiàng)目中,需要設(shè)計(jì)一塊接口板,要求實(shí)現(xiàn)高達(dá)8個(gè)串行口擴(kuò)展以及能源管理和數(shù)字輸入輸出接口等功能,該接口板與處理器模塊的連接總線采用LPC總線,整個(gè)手持設(shè)備除了對(duì)功能有基本的要求以外,對(duì)體積及功耗都提出了極高的要求。針對(duì)項(xiàng)目的具體設(shè)計(jì)要求,經(jīng)過(guò)與傳統(tǒng)設(shè)計(jì)方法的比較,決定采用FPGA來(lái)實(shí)現(xiàn)LPC接口及UART控制器功能。 論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實(shí)現(xiàn)。對(duì)于各模塊中的關(guān)鍵的功能部分,文中對(duì)其實(shí)現(xiàn)都進(jìn)行了詳細(xì)的說(shuō)明。整個(gè)設(shè)計(jì)全部采用硬件描述語(yǔ)言(HDL)實(shí)現(xiàn),并且采用了分模塊的設(shè)計(jì)風(fēng)格,具有很好的重用性。 為了在硬件平臺(tái)上驗(yàn)證設(shè)計(jì),還實(shí)做了FPGA驗(yàn)證平臺(tái),并用C語(yǔ)言編寫(xiě)了測(cè)試程序。經(jīng)過(guò)驗(yàn)證,該方案完全實(shí)現(xiàn)了接口板的功能要求,并且滿足體積和功耗上的要求,取得了良好的效果。 論文通過(guò)采用FPGA作為電路設(shè)計(jì)的核心,以一種新的數(shù)字電路設(shè)計(jì)方法實(shí)現(xiàn)電路功能;旨在通過(guò)這種方式,不斷提高設(shè)備的性能并拓展設(shè)計(jì)者思想。

    標(biāo)簽: FPGA UART LPC 總線接口

    上傳時(shí)間: 2013-05-21

    上傳用戶:poyao

  • 四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器的研制

    在機(jī)器人學(xué)的研究領(lǐng)域中,如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后,本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型,建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái),實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā),首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu),并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后,我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證,并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu):第一級(jí)CPU為上位計(jì)算機(jī),它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算;第二級(jí)CPU為高性能的DSP處理器,它輔之以具有高速并行處理能力的FPGA芯片,實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng);第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器,它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制,以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外,我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī).與下位控制器之間的數(shù)據(jù)通信,這樣既保證了兩者之間連接方便,又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分:一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng),它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算,同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互;二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序,它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào),實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng),同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開(kāi)發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn),它允許用戶通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制,也可以讓用戶通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。

    標(biāo)簽: 實(shí)驗(yàn)室 機(jī)器人控制器

    上傳時(shí)間: 2013-04-24

    上傳用戶:極客

  • 基于FPGA的HDLC協(xié)議控制器的設(shè)計(jì)

    本文以符號(hào)多項(xiàng)式理論為基礎(chǔ),從理論上論證了任意長(zhǎng)度比特組合的CRC校驗(yàn)碼的并行算法,提出了并行CRC計(jì)算的數(shù)學(xué)模型,并且以8位二進(jìn)制序列(即一個(gè)字節(jié))為例,介紹了利用此數(shù)學(xué)模型計(jì)算校驗(yàn)碼的方法,最后給出了與此算法相對(duì)應(yīng)的VHDL模型。經(jīng)過(guò)對(duì)實(shí)驗(yàn)數(shù)據(jù)的對(duì)比分析,表明文中所提并行CRC算法的關(guān)鍵路徑延遲和硬件面積都得到了優(yōu)化,以Top-Down設(shè)計(jì)方法給出了一種HDLC協(xié)議控制器的設(shè)計(jì)方案,用VHDL語(yǔ)言進(jìn)行了行為級(jí)描述,采用Xilinx公司的FPGA產(chǎn)品進(jìn)行實(shí)現(xiàn)。

    標(biāo)簽: FPGA HDLC 協(xié)議控制器

    上傳時(shí)間: 2013-06-09

    上傳用戶:s363994250

主站蜘蛛池模板: 漳平市| 南陵县| 固安县| 琼海市| 乐亭县| 监利县| 阿尔山市| 澄迈县| 翁牛特旗| 株洲市| 建阳市| 抚顺市| 东山县| 鲜城| 富川| 府谷县| 阜宁县| 东乌| 曲松县| 汕头市| 蓝田县| 镇原县| 宝清县| 石城县| 漾濞| 江华| 柘城县| 安龙县| 三门峡市| 孝昌县| 固始县| 图木舒克市| 永德县| 清丰县| 新绛县| 洮南市| 巴彦县| 聂荣县| 阿图什市| 大埔县| 嘉兴市|