多路18b20測(cè)溫顯示系統(tǒng),可同時(shí)測(cè)量n個(gè)第三18b20
標(biāo)簽： 18b20 多路 測(cè)溫 顯示系統(tǒng)
上傳時(shí)間： 2013-08-21
上傳用戶：zhangchu0807
8051工作于11.0592MHZ,RAM擴(kuò)展為128KB的628128,FlashRom擴(kuò)展為128KB的AT29C010A\r\n 128KB的RAM分成4個(gè)區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個(gè)區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問(wèn)整個(gè)128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個(gè)寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標(biāo)簽： 128 FlashRom 8051 KB
上傳時(shí)間： 2013-08-30
上傳用戶：cainaifa
自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式
上傳時(shí)間： 2013-08-31
上傳用戶：dancnc
\r\n經(jīng)典的Protel99se入門教程，孫輝著北京郵電大學(xué)出版社出版
上傳時(shí)間： 2013-09-11
上傳用戶：Yukiseop
用于定量表示ADC動(dòng)態(tài)性能的常用指標(biāo)有六個(gè)，分別是：SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無(wú)雜散動(dòng)態(tài) 范圍)
上傳時(shí)間： 2014-01-22
上傳用戶：魚(yú)哥哥你好
基于N溝道MOS管H橋驅(qū)動(dòng)電路設(shè)計(jì)與制作
標(biāo)簽： MOS N溝道 H橋驅(qū)動(dòng) 電路設(shè)計(jì)
上傳時(shí)間： 2014-08-01
上傳用戶：1109003457
功能簡(jiǎn)介 虛儀聲卡萬(wàn)用儀是一個(gè)功能強(qiáng)大的基于個(gè)人電腦的虛擬儀器。它由聲卡實(shí)時(shí)雙蹤示波器、聲卡實(shí)時(shí)雙蹤頻譜分析儀和聲卡雙蹤信號(hào)發(fā)生器組成，這三種儀器可同時(shí)使用。本儀器內(nèi)含一個(gè)獨(dú)特設(shè)計(jì)的專門適用于聲卡信號(hào)采集的算法，它能連續(xù)監(jiān)視輸入信號(hào)，只有當(dāng)輸入信號(hào)滿足觸發(fā)條件時(shí)，才采集一幀數(shù)據(jù)，即先觸發(fā)后采集，因而不會(huì)錯(cuò)過(guò)任何觸發(fā)事件。這與同類儀器中常用的先采集一長(zhǎng)段數(shù)據(jù)，然后再在其中尋找觸發(fā)點(diǎn)的方式，即先采集后觸發(fā)，截然不同。因此本儀器能達(dá)到每秒50幀的快速屏幕刷新率，從而實(shí)現(xiàn)了真正的實(shí)時(shí)信號(hào)采集、分析和顯示。本儀器還支持各種復(fù)雜的觸發(fā)方式包括超前觸發(fā)和延遲觸發(fā)。 虛儀聲卡萬(wàn)用儀發(fā)揮了以電腦屏幕作為顯示的虛擬儀器的優(yōu)點(diǎn)，支持圖形顯示的放大和滾動(dòng)，并將屏幕的絕大部分面積用于數(shù)據(jù)顯示，使您能夠深入研究被測(cè)信號(hào)的任何細(xì)節(jié)。而市面上有些同類儀器則在人機(jī)界面上過(guò)分追求“形”似，將傳統(tǒng)儀器的面板簡(jiǎn)單地模擬到電腦屏幕上，占用了大量寶貴的屏幕資源，僅留下較小面積供數(shù)據(jù)顯示用。 虛儀聲卡萬(wàn)用儀提供了一套完整的信號(hào)測(cè)試與分析功能，包括：雙蹤波形、波形相加、波形相減、李莎如圖、電壓表、瞬態(tài)信號(hào)捕捉、RMS絕對(duì)幅度譜、相對(duì)幅度譜、八度分析（1/1、1/3、1/6、1/12、1/24）、THD、THD+N、SNR、SINAD、頻率響應(yīng)、阻抗測(cè)試、相位譜、自相關(guān)函數(shù)、互相關(guān)函數(shù)、函數(shù)發(fā)生器、任意波形發(fā)生器、白噪聲發(fā)生器、粉紅噪聲發(fā)生器、多音合成發(fā)生器和掃頻信號(hào)發(fā)生器等。 虛儀聲卡萬(wàn)用儀將采集到的數(shù)據(jù)和分析后的數(shù)據(jù)保存為標(biāo)準(zhǔn)的WAV波形文件或TXT文本文件。它也支持WAV波形文件的輸入和BMP圖像文件的輸出和打印。支持24比特采樣分辨率。支持WAV波形文件的合并和數(shù)據(jù)抽取。
上傳時(shí)間： 2013-10-25
上傳用戶：silenthink
計(jì)數(shù)器是一種重要的時(shí)序邏輯電路，廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ)，用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的原理與步驟。用此方法設(shè)計(jì)了3種36進(jìn)制計(jì)數(shù)器，并用Multisim10軟件進(jìn)行仿真。計(jì)算機(jī)仿真結(jié)果表明設(shè)計(jì)的計(jì)數(shù)器實(shí)現(xiàn)了36進(jìn)制計(jì)數(shù)的功能。基于集成計(jì)數(shù)器的N進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法簡(jiǎn)單、可行，運(yùn)用Multisim 10進(jìn)行電子電路設(shè)計(jì)和仿真具有省時(shí)、低成本、高效率的優(yōu)越性。
標(biāo)簽： 歸零法 N進(jìn)制計(jì)數(shù)器原
上傳時(shí)間： 2013-10-11
上傳用戶：gtzj
在理論模型的基礎(chǔ)上探討了電子勢(shì)壘的形狀以及勢(shì)壘形狀隨外加電壓的變化, 并進(jìn)行定量計(jì)算, 得出隧穿電壓隨雜質(zhì)摻雜濃度的變化規(guī)律。所得結(jié)論與硅、鍺p-n 結(jié)實(shí)驗(yàn)數(shù)據(jù)相吻合, 證明了所建立的理論模型在定量 研究p-n 結(jié)的隧道擊穿中的合理性與實(shí)用性。該理論模型對(duì)研究一般材料或器件的隧道擊穿具有重要的借鑒意義。
上傳時(shí)間： 2013-10-31
上傳用戶：summery
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
