用于定量表示ADC動態性能的常用指標有六個，分別是：SINAD(信納比)、ENOB(有效位 數)、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態 范圍)
上傳時間： 2014-01-22
上傳用戶：魚哥哥你好
ADC需要FFT處理器來評估頻譜純度，DAC則不同，利用傳統的模擬頻譜分析儀就能直接 研究它所產生的模擬輸出。DAC評估的挑戰在于要產生從單音正弦波到復雜寬帶CDMA信 號的各種數字輸入。數字正弦波可以利用直接數字頻率合成技術來產生，但更復雜的數字 信號則需要利用更精密、更昂貴的字發生器來產生。 評估高速DAC時，最重要的交流性能指標包括：建立時間、毛刺脈沖面積、失真、無雜散 動態范圍(SFDR)和信噪比(SNR)。本文首先討論時域指標，然后討論頻域指標。
上傳時間： 2013-10-27
上傳用戶：Vici
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數模轉換器。支持625MSPS 的數據率，可用于寬帶與多通道系統的基站收發信機。由于無線通信技術的高速發展與各設備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發信機單板支持的發射信號頻譜越來越寬，而中頻頻率一般沒有相應提高，所以中頻發射DAC 發出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發射機的SFDR 性能，優化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間： 2013-10-23
上傳用戶：lalalal
FEATURES400 MSPS internal clock speedIntegrated 10-bit DAC32-bit tuning wordPhase noise ≤ –120 dBc/Hz @ 1 kHz offset (DAC output)Excellent dynamic performance>75 dB SFDR @ 160 MHz (±100 kHz offset) AOUTSerial I/O control1.8 V power supplySoftware and hardware controlled power-down48-lead TQFP/EP packageSupport for 5 V input levels on most digital inputsPLL REFCLK multiplier (4× to 20×)Internal oscillator; can be driven by a single crystalPhase modulation capabilityMultichip synchronization
上傳時間： 2014-12-04
上傳用戶：axin881314
在一些需要高頻分辨率、設置轉換度的應用場合，直接數字頻率合成器（DDS）技術具有其他頻率合成方法無法比擬的優勢。在介紹DDS的基本原理及其典型器件AD9858的結構和功能的基礎上，詳細論述了采用單片機+CPLD來控制AD9858實現寬帶雷達信號源的設計過程。實際應用證明，該系統設計分辨率高，轉換速度快，在窄帶時無雜散動態范圍SFDR優于75 dBc，寬帶無雜散動態范圍SFDR優于55 dBC。
上傳時間： 2014-12-27
上傳用戶：ming52900
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數模轉換器。支持625MSPS 的數據率，可用于寬帶與多通道系統的基站收發信機。由于無線通信技術的高速發展與各設備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發信機單板支持的發射信號頻譜越來越寬，而中頻頻率一般沒有相應提高，所以中頻發射DAC 發出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發射機的SFDR 性能，優化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間： 2013-12-28
上傳用戶：tsfh
·300M內部時鐘頻率 ·可進行頻移鍵控（FSK），二元相移鍵控（BPSK），相移鍵控（PSK），脈沖調頻（CHIRP），振幅調制（AM）操作 ·正交的雙通道12位D/A轉換器 ·超高速比較器，3皮秒有效抖動偏差 ·外部動態特性： 80 dB無雜散動態范圍（SFDR）@ 100 MHz (±1 MHz) AOUT ·4倍到20倍可編程基準時鐘乘法器 ·兩個48位可編程頻率寄存器 ·兩個14位可編程相位補償寄存器 ·12位振幅調制和可編程的通斷整形鍵控功能 ·單引腳FSK和BPSK數據輸入接口 ·PSK功能可由I/O接口實現 ·具有線性和非線性的脈沖調頻（FM CHIRP）功能，帶有引腳可控暫停功能 ·具有過渡FSK功能 ·在時鐘發生器模式下，有小于25 ps RMS抖動偏差 ·可自動進行雙向頻率掃描 ·能夠對信號進行sin(x)/x校正 ·簡易的控制接口： 可配置為10MHZ串行接口，2線或3線SPI兼容接口或100MHZ 8位并行可編程接口 ·3.3V單電源供電 ·具有多路低功耗功能 ·單輸入或差分輸入時鐘 ·小型80腳LQFP 封裝
上傳時間： 2019-08-06
上傳用戶：fuxy
作為模擬與數字電路的接口電路的關鍵部分，模數轉換器（ADC）現代通信、需達、盧納以及眾多消費電子產品中都占據極其重要的地位。隨著科技的迅猛發展，對模數轉換器的性能，特別是速度上的要求越來越高，ADC的性能好壞甚至已經成為決定設備性能的關鍵因素。本文以超高速ADC作為設計的目標，采用了Flash型結構作為研究的方向，并且從ADC的速度和失調電壓消除技術入手進行了重點研究。本文采用了種新穎的消除失調電壓的技術-chopping技術，該技術主要是依靠 組隨機數產生器所產生的高速隨機數序列來隨機快速置換比較器輸入端，從而使得失調電壓近似平均為零，本文設計了種高速隨機數產生器，可以產生速率達到1GHz的隨機數序列。由于比較器部分是影響整個ADC速度的關鍵因素，因此在設計中對于比較器部分逃行了重點優化設計。另外還在數字編碼電路中加入了糾錯設計。通過電路仿真，所設計的ADC可達到1GHz的采樣速率，最大積分非線性和微分非線性分別為0.42LSB和0.49LSB，當輸入信號頻率為16.6MHz時，無雜波動態范圍（SFDR）達到41dB，當加入50mV失調電壓時，chopping技術可以將SFDR增加3dB左右。本設計采用了和艦0.18um CMOS混合信號工藝，完成了主要模塊版圖的設計工作。關鍵詞 Flash型 ADC；失調電壓消除技術：chopping技術
上傳時間： 2022-06-19
上傳用戶：d1997wayne
