用于定量表示ADC動態(tài)性能的常用指標有六個，分別是：SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態(tài) 范圍)
上傳時間： 2014-01-22
上傳用戶：魚哥哥你好
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 通過在FPGA內(nèi)部實現(xiàn)ADC測試時域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內(nèi)部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內(nèi)2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結(jié)果表明，通過在FPGA內(nèi)配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。 FPGA片內(nèi)實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復(fù)制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關(guān)鍵詞：ADC測試；并行；參數(shù)評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 本研究通過在FPGA內(nèi)部實現(xiàn)ADC測試時域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內(nèi)部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內(nèi)2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結(jié)果表明，通過在FPGA內(nèi)配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。FPGA片內(nèi)實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復(fù)制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。
上傳時間： 2013-06-07
上傳用戶：gps6888
功能簡介 虛儀聲卡萬用儀是一個功能強大的基于個人電腦的虛擬儀器。它由聲卡實時雙蹤示波器、聲卡實時雙蹤頻譜分析儀和聲卡雙蹤信號發(fā)生器組成，這三種儀器可同時使用。本儀器內(nèi)含一個獨特設(shè)計的專門適用于聲卡信號采集的算法，它能連續(xù)監(jiān)視輸入信號，只有當輸入信號滿足觸發(fā)條件時，才采集一幀數(shù)據(jù)，即先觸發(fā)后采集，因而不會錯過任何觸發(fā)事件。這與同類儀器中常用的先采集一長段數(shù)據(jù)，然后再在其中尋找觸發(fā)點的方式，即先采集后觸發(fā)，截然不同。因此本儀器能達到每秒50幀的快速屏幕刷新率，從而實現(xiàn)了真正的實時信號采集、分析和顯示。本儀器還支持各種復(fù)雜的觸發(fā)方式包括超前觸發(fā)和延遲觸發(fā)。 虛儀聲卡萬用儀發(fā)揮了以電腦屏幕作為顯示的虛擬儀器的優(yōu)點，支持圖形顯示的放大和滾動，并將屏幕的絕大部分面積用于數(shù)據(jù)顯示，使您能夠深入研究被測信號的任何細節(jié)。而市面上有些同類儀器則在人機界面上過分追求“形”似，將傳統(tǒng)儀器的面板簡單地模擬到電腦屏幕上，占用了大量寶貴的屏幕資源，僅留下較小面積供數(shù)據(jù)顯示用。 虛儀聲卡萬用儀提供了一套完整的信號測試與分析功能，包括：雙蹤波形、波形相加、波形相減、李莎如圖、電壓表、瞬態(tài)信號捕捉、RMS絕對幅度譜、相對幅度譜、八度分析（1/1、1/3、1/6、1/12、1/24）、THD、THD+N、SNR、SINAD、頻率響應(yīng)、阻抗測試、相位譜、自相關(guān)函數(shù)、互相關(guān)函數(shù)、函數(shù)發(fā)生器、任意波形發(fā)生器、白噪聲發(fā)生器、粉紅噪聲發(fā)生器、多音合成發(fā)生器和掃頻信號發(fā)生器等。 虛儀聲卡萬用儀將采集到的數(shù)據(jù)和分析后的數(shù)據(jù)保存為標準的WAV波形文件或TXT文本文件。它也支持WAV波形文件的輸入和BMP圖像文件的輸出和打印。支持24比特采樣分辨率。支持WAV波形文件的合并和數(shù)據(jù)抽取。
上傳時間： 2013-10-25
上傳用戶：silenthink
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
