隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡(jiǎn)稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中，車牌識(shí)別(LicensePlate Recognition，簡(jiǎn)稱LPR)是其核心技術(shù)。車牌識(shí)別系統(tǒng)主要由數(shù)據(jù)采集和車牌識(shí)別算法兩個(gè)部分組成。由于車牌清晰程度、攝像機(jī)性能、氣候條件等因素的影響，牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾，這都給識(shí)別造成一定難度。因此，在復(fù)雜背景中快速準(zhǔn)確地進(jìn)行車牌定位成為車牌識(shí)別系統(tǒng)的難點(diǎn)。 本文研究和設(shè)計(jì)了一種集圖象采集，圖象識(shí)別，圖象傳輸?shù)扔谝惑w的實(shí)時(shí)嵌入式系統(tǒng)。該平臺(tái)包括硬件系統(tǒng)設(shè)計(jì)與應(yīng)用程序開發(fā)兩個(gè)方面，充分利用TI公司的C6000系列DSP強(qiáng)大的并行運(yùn)算能力、以及FPGA的靈活時(shí)序邏輯控制技術(shù)，從硬件方面實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。 本文的主要工作有兩部分組成，具體如下： (1) 在硬件設(shè)計(jì)方面：實(shí)現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識(shí)別系統(tǒng)；設(shè)計(jì)并完成系統(tǒng)的原理圖和印制板圖；完成電路板調(diào)試，以及完成FPGA．在高速圖像采集中的veriIog應(yīng)用程序開發(fā)。 (2) 在軟件開發(fā)方面：完成Philips公司的SAA7113H的配置代碼開發(fā)，以及DSP底層的部分驅(qū)動(dòng)程序開發(fā)。 該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出，并由FPGA負(fù)責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負(fù)責(zé)系統(tǒng)的嵌入式操作，包括系統(tǒng)的控制和車牌識(shí)別算法的實(shí)現(xiàn)。 目前，嵌入式車牌識(shí)別系統(tǒng)硬件平臺(tái)已經(jīng)搭建成功，系統(tǒng)軟件代碼程序也已經(jīng)開發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識(shí)別算法、UART數(shù)據(jù)通信等功能，具有速度快、穩(wěn)定性高、體積小、功耗低等特點(diǎn)，為車牌識(shí)別算法提供一個(gè)較好的驗(yàn)證平臺(tái)。
標(biāo)簽： FPGA DSP 車牌識(shí)別系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：yangbo69
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：362279997
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來(lái)實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-07-05
上傳用戶：suxuan110425
隨著ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，功能驗(yàn)證已成為整個(gè)開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，單芯片已無(wú)法容納整個(gè)設(shè)計(jì)，所以常常需要對(duì)設(shè)計(jì)進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對(duì)邏輯驗(yàn)證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對(duì)稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對(duì)稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實(shí)現(xiàn)對(duì)I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對(duì)邏輯分割算法進(jìn)行了較深入的研究。針對(duì)現(xiàn)有的兩類分割算法存在的不足，提出并實(shí)現(xiàn)了基于設(shè)計(jì)模塊的邏輯分割算法，該算法有三個(gè)重要特征：1)基于設(shè)計(jì)代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過(guò)程，避免了設(shè)計(jì)分割過(guò)程的盲目性，簡(jiǎn)化了邏輯分割過(guò)程。 本文還對(duì)并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對(duì)其進(jìn)行了模擬和性能分析；驗(yàn)證了采用并行方案對(duì)ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗(yàn)證方法對(duì)某一大規(guī)模ASIC設(shè)計(jì)進(jìn)行了邏輯分割和功能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實(shí)現(xiàn)ASIC設(shè)計(jì)的分割和驗(yàn)證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個(gè)驗(yàn)證過(guò)程提供更好的支持，滿足現(xiàn)在和將來(lái)大規(guī)模ASIC邏輯驗(yàn)證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗(yàn)證技術(shù)
上傳時(shí)間： 2013-06-12
上傳用戶：極客
軟件無(wú)線電是近幾年來(lái)提出的一種實(shí)現(xiàn)通信的新概念和體制。它的核心是：將寬帶A/D和D/A變換器盡可能地靠近天線，各種功能盡可能地采用軟件進(jìn)行定義。因此它具有很強(qiáng)的靈活性、開放性和兼容性，是目前研究的熱點(diǎn)?！ ”疚膶?duì)軟件無(wú)線電的編譯碼部分加以敘述，提出了在VHF/UHF軟件無(wú)線電接收/發(fā)送樣機(jī)中的編譯碼方案及其具體的實(shí)現(xiàn)方法。該部分包括發(fā)射端的漢明(8，4，4)編碼、RS(100，81)編碼、卷積(2，1，6)編碼，以及在接收端相對(duì)應(yīng)的漢明譯碼、RS譯碼、Viterbi譯碼等?！ ”疚氖紫冉榻B軟件無(wú)線電的發(fā)展概況和VHF/UHF軟件無(wú)線電接收/發(fā)送樣機(jī)的總體方案，然后按照編譯碼部分的功能模塊逐章說(shuō)明其實(shí)現(xiàn)的方法，最后對(duì)該部分的設(shè)計(jì)和實(shí)現(xiàn)加以總結(jié)。
標(biāo)簽： FPGA 軟件無(wú)線電 信道 糾錯(cuò)碼
上傳時(shí)間： 2013-04-24
上傳用戶：fling_up
當(dāng)前，在系統(tǒng)級(jí)互連設(shè)計(jì)中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢(shì)。人們已經(jīng)意識(shí)到串行I/O“潮流”是不可避免的，因?yàn)樵诟哂?Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號(hào)同步方法。基于串行I/O的設(shè)計(jì)帶來(lái)許多傳統(tǒng)并行方法所無(wú)法提供的優(yōu)點(diǎn)，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來(lái)越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計(jì)中，包括PC、消費(fèi)電子、海量存儲(chǔ)、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計(jì)算和控制、測(cè)試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過(guò)Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個(gè)物理通道綁定在一起形成一個(gè)虛擬鏈路。16個(gè)通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級(jí)路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲(chǔ)子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對(duì)帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板?，F(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過(guò)10Gbps。AdvancedTCA（先進(jìn)電信計(jì)算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺(tái)被提出并得到快速的發(fā)展。它由PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì)（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計(jì)算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓?fù)洹⒏咝盘?hào)密度、標(biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長(zhǎng)度等特性，滿足當(dāng)前和未來(lái)高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計(jì)高速串行接口將為設(shè)計(jì)帶來(lái)巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個(gè)RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過(guò)渡提供了一個(gè)理想的連接平臺(tái)。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計(jì)傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對(duì)串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡(jiǎn)要的介紹和分析，詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點(diǎn)檢測(cè)、擾碼、時(shí)鐘校正、通道綁定、預(yù)加重等。同時(shí)對(duì)AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計(jì)方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計(jì)工具，可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時(shí)間： 2013-05-29
上傳用戶：frank1234
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計(jì)是利用FPGA完成一個(gè)DDS系統(tǒng)并利用該系統(tǒng)實(shí)現(xiàn)模擬信號(hào)的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實(shí)現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過(guò)改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，同時(shí)用該數(shù)字信號(hào)與一個(gè)固定的頻率字累加，形成一個(gè)受模擬信號(hào)幅度控制的頻率字，從而獲得一個(gè)頻率受模擬信號(hào)的幅度控制的正弦波，即實(shí)現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實(shí)現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個(gè)系統(tǒng)由VHDL語(yǔ)言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過(guò)實(shí)際測(cè)試，該系統(tǒng)在頻率較低時(shí)與理論值完全符合，但在高頻時(shí)，受器件速度的限制，波形有較大的失真。
標(biāo)簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時(shí)間： 2013-06-14
上傳用戶：ljt101007
網(wǎng)絡(luò)帶寬依然在不斷增長(zhǎng)（尤其是在本地網(wǎng)），最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動(dòng)存儲(chǔ)盤和激光盤的容量不斷增大，使得傳送和儲(chǔ)存數(shù)據(jù)的成本不斷地下降。不僅使人發(fā)問(wèn)：我們孜孜不倦的搞視頻壓縮高級(jí)算法還有多少意義？我們可以看到，算法的復(fù)雜性日益增加，但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率？還有被我們遺忘的地方嗎？還有什么應(yīng)用讓我們繼續(xù)追求更精妙的壓縮算法？ 在作者看來(lái)，這個(gè)應(yīng)用領(lǐng)域就是移動(dòng)視頻服務(wù)。無(wú)線頻譜這種稀缺資源的有限性決定了我們必須繼續(xù)對(duì)視頻壓縮技術(shù)進(jìn)行研究。即使伴隨UMTS/IMT2000的到來(lái)，移動(dòng)終端可以獲得的數(shù)據(jù)速率也限制在144Kbit/s，在微蜂窩的時(shí)候最高能達(dá)到的速率上限也在2Mbit/s。144Kbit/s的速率對(duì)于較高質(zhì)量的視頻傳輸來(lái)講，仍然是有限的。因此，可以預(yù)見，移動(dòng)終端的空中接口這個(gè)瓶頸使得我們必須繼續(xù)進(jìn)行視頻壓縮。 另一方面，移動(dòng)終端領(lǐng)域開發(fā)視頻壓縮算法，在其低功耗和實(shí)時(shí)性要求下，也是異常困難的。為了減少計(jì)算的復(fù)雜性和運(yùn)動(dòng)估計(jì)的功耗，業(yè)界提出了許多快速算法，例如2-D的對(duì)數(shù)搜索，三步搜索，聯(lián)合搜索。盡管這些方法減少了功耗，其結(jié)果是視頻壓縮性能的降低，因?yàn)檫@些算法的本質(zhì)是減少了運(yùn)動(dòng)搜索的空間。為了實(shí)現(xiàn)運(yùn)動(dòng)搜索的低功耗，在電路領(lǐng)域又提出了搜索窗口和時(shí)鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎(chǔ)進(jìn)行的折中，并沒有強(qiáng)調(diào)算法映射結(jié)構(gòu)上做出處理。 本論文提出了一種新的解決MPEG-4運(yùn)動(dòng)估計(jì)運(yùn)算的低功耗實(shí)時(shí)處理器架構(gòu)。其基礎(chǔ)是采用了心肌陣列并行處理技術(shù)和低功耗控制電路。運(yùn)動(dòng)估計(jì)的繁復(fù)運(yùn)算通過(guò)心肌陣列分布式運(yùn)算得到有效處理。從理論上看，心肌陣列有其簡(jiǎn)單易理解性，然后，由于FPGA的互聯(lián)網(wǎng)絡(luò)有限性，設(shè)計(jì)這樣一個(gè)陣列仍有許多值得注意的問(wèn)題。論文提出使用保守近似處理在全局運(yùn)動(dòng)估計(jì)中減少功耗，其本質(zhì)是消除不必要的冗余運(yùn)算。宏塊的最小誤差匹配是一個(gè)典型的串行操作過(guò)程。論文新提出的方法是在進(jìn)行絕對(duì)匹配前使用保守計(jì)算，如果保守誤差值與最小誤差差別過(guò)大，則不進(jìn)行絕對(duì)誤差計(jì)算。 總的說(shuō)來(lái)，論文實(shí)現(xiàn)了兩個(gè)目標(biāo)：通過(guò)心肌陣列實(shí)現(xiàn)了實(shí)時(shí)的運(yùn)動(dòng)估計(jì)編碼，通過(guò)在算法層次引入控制電路，降低運(yùn)動(dòng)估計(jì)電路的功耗。
上傳時(shí)間： 2013-06-23
上傳用戶：lacsx
詳細(xì)講述了D類和E類的功率放大器設(shè)計(jì)原理及其參數(shù)選擇方法
標(biāo)簽： 功率放大器
上傳時(shí)間： 2013-06-15
上傳用戶：a296386173
隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動(dòng)化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對(duì)傳統(tǒng)的多道脈沖幅度分析器體積大，人機(jī)交互不友好，不方便現(xiàn)場(chǎng)分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補(bǔ)了這一缺點(diǎn)。 隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應(yīng)用領(lǐng)域不斷擴(kuò)大，相比較單片機(jī)而言，它的主頻高、運(yùn)算速度快，可以滿足多道脈沖幅度分析器的苛刻的時(shí)間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點(diǎn)正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時(shí)，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡(jiǎn)化了外設(shè)電路及芯片的使用，降低了功耗并增強(qiáng)了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務(wù)的管理和并行的處理，甚至硬實(shí)時(shí)功能的實(shí)現(xiàn)提供了前提。而且在ARM平臺(tái)使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級(jí)。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢(shì)。智能化要求系統(tǒng)的自動(dòng)化程度高、操作簡(jiǎn)便、容錯(cuò)性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來(lái)實(shí)現(xiàn)相應(yīng)的控制邏輯，兩者的結(jié)合才能真正的實(shí)現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時(shí)必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復(fù)雜的邏輯和時(shí)序的控制功能。為此采用高集成度的ARM芯片實(shí)現(xiàn)控制電路能滿意地同時(shí)滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來(lái)實(shí)現(xiàn)，如閾值設(shè)定、自動(dòng)穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時(shí)仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡(jiǎn)而高效，可修改性強(qiáng)，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個(gè)非常適合于嵌入式開發(fā)和應(yīng)用的操作系統(tǒng)。嵌入式Linux可以運(yùn)行的硬件平臺(tái)十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場(chǎng)，ARM處理器及技術(shù)的應(yīng)用幾乎已經(jīng)深入到各個(gè)領(lǐng)域，例如：工業(yè)控制，無(wú)線通訊，網(wǎng)絡(luò)，消費(fèi)類電子，成像等。 本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進(jìn)精簡(jiǎn)指令集機(jī)器)芯片S3C2410A設(shè)計(jì)并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案。利用ARM芯片豐富的外設(shè)資源對(duì)傳統(tǒng)的多道脈沖幅度分析器進(jìn)行改進(jìn)和簡(jiǎn)化。系統(tǒng)由前端探測(cè)器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲(chǔ)模塊，網(wǎng)絡(luò)傳輸模塊等多個(gè)模塊組成。本設(shè)計(jì)基于ARM9芯片S3C2410，并在此平臺(tái)上移植了嵌入式linux操作系統(tǒng)來(lái)進(jìn)行任務(wù)的調(diào)度和處理等。 電路板核心板部分設(shè)計(jì)采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時(shí)鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點(diǎn)每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時(shí)間≤5 μs的要求，并且控制簡(jiǎn)單，簡(jiǎn)化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲(chǔ)容量大、攜帶方便、成本低等優(yōu)點(diǎn)，所以設(shè)計(jì)中采用其作為外部的數(shù)據(jù)存儲(chǔ)設(shè)備,其驅(qū)動(dòng)部分采用SD卡軟件包，為開發(fā)帶來(lái)了方便。本設(shè)計(jì)采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機(jī)交互的顯示部分，并且通過(guò)Qt/Embedded為系統(tǒng)提供圖形用戶界面的應(yīng)用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫(kù)而進(jìn)行的。為了方便數(shù)據(jù)向上位機(jī)的傳輸，系統(tǒng)設(shè)計(jì)中采用XML(Extensible Markup Language，可擴(kuò)展標(biāo)記語(yǔ)言)格式來(lái)組織傳輸?shù)臄?shù)據(jù)，通過(guò)基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來(lái)進(jìn)行與上位機(jī)或PC(Personal Computer,個(gè)人計(jì)算機(jī)或桌面機(jī))等的連接和數(shù)據(jù)傳輸。
標(biāo)簽： ARMLinux 多道 分析器 脈沖幅度
上傳時(shí)間： 2013-04-24
上傳用戶：tzl1975
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
