基于彩色路徑識別的視覺導(dǎo)航方法是當(dāng)前自動導(dǎo)航小車領(lǐng)域的研究熱點(diǎn)和方向。視覺導(dǎo)航是指根據(jù)地面路徑和被控對象之間的位置偏差控制其運(yùn)行的方向，因此，地面彩色路徑圖像的攝取及其識別處理就成為視覺導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當(dāng)前的視覺導(dǎo)航系統(tǒng)設(shè)計(jì)中，圖像處理的硬件平臺都是基于通用微處理器，嵌入式微處理器或者DSP進(jìn)行設(shè)計(jì)的。這些處理器一個共同的特點(diǎn)就是數(shù)據(jù)串行處理，而圖像處理過程涉及大量的并行處理操作，因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實(shí)時性要求。 鑒于微處理器這方面的不足，作者提出一種使用FPGA實(shí)現(xiàn)圖像識別的并行處理方案，并據(jù)此設(shè)計(jì)一個智能圖像傳感器。該傳感器采用先進(jìn)的FPGA技術(shù)，將圖像采集及其顯示，路徑的識別處理以及通信控制等模塊集成在一個芯片上，形成一個片上系統(tǒng)(SOC)。其主要功能是對所采集的彩色路徑圖像進(jìn)行識別處理，獲得彩色路徑的坐標(biāo)及其方向角，并將處理結(jié)果發(fā)送給上位機(jī)，為自動導(dǎo)航提供控制依據(jù)。 本文將彩色路徑的識別處理過程劃分為三個階段，第一階段為顏色聚類識別，以獲得二值路徑圖像，第二階段為數(shù)學(xué)形態(tài)學(xué)運(yùn)算，用于對第一階段中獲得的二值圖像進(jìn)行去斑處理，第三階段為路徑中心線的定位及其方向角的測量。圖像傳感器與上位機(jī)的通信采用異步串行方式，由于上位機(jī)需要控制該傳感器執(zhí)行多種任務(wù)，作者定義一種基于異步串行通信的應(yīng)用層協(xié)議，用于上位機(jī)對傳感器的控制。在圖像的顯示中，為了彌補(bǔ)圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲器的圖像幀緩沖機(jī)制，通過VGA接口將采集的圖像實(shí)時地顯示出來。 根據(jù)上述思想，作者完成了系統(tǒng)的硬件電路設(shè)計(jì)，并對整個系統(tǒng)進(jìn)行了現(xiàn)場調(diào)試。調(diào)試結(jié)果表明，傳感器系統(tǒng)的各個模塊都能正常工作，F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r地將路徑從圖像中準(zhǔn)確地識別出來，.充分體現(xiàn)了FPGA對路徑圖像的高速處理優(yōu)勢，達(dá)到了設(shè)計(jì)預(yù)期目標(biāo)，在一定程度上豐富了路徑圖像識別處理的技術(shù)和方法。
上傳時間： 2013-04-24
上傳用戶：ghostparker
無人機(jī)大氣數(shù)據(jù)的采集和處理在無人機(jī)中占有很重要的位置和作用，它是保障飛機(jī)安全飛行以及保證地面控制和操縱人員正確引導(dǎo)飛機(jī)、順利完成飛行任務(wù)的關(guān)鍵所在。在目前廣泛應(yīng)用的無人機(jī)大氣數(shù)據(jù)測量系統(tǒng)中，多數(shù)采用單片機(jī)作為大氣數(shù)據(jù)處理計(jì)算機(jī)，但是單片機(jī)在高速數(shù)據(jù)采集和處理方面卻存在著抗干擾性差、速度慢等缺點(diǎn)，使測量系統(tǒng)的穩(wěn)定性和實(shí)時性受到了很大的影響。 本文采用FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)芯片作為大氣數(shù)據(jù)處理器，以大氣數(shù)據(jù)中的氣壓高度為例，介紹了一種基于FPGA技術(shù)的無人機(jī)氣壓高度測量系統(tǒng)。由于該測量系統(tǒng)中的FPGA數(shù)據(jù)處理器具有可靠性高、速度快、邏輯功能強(qiáng)等特點(diǎn)，有效地解決了單片機(jī)在高速無人機(jī)大氣數(shù)據(jù)測量系統(tǒng)中處理速度較慢、實(shí)時性較差的問題。 論文首先介紹了FPGA的基本結(jié)構(gòu)、工作原理、開發(fā)設(shè)計(jì)流程和FPGA編程所采用的VHDL硬件描述語言，還介紹了數(shù)字式大氣數(shù)據(jù)測量系統(tǒng)的基本組成和工作原理，并且詳細(xì)闡述了氣壓高度測量的原理和方法；然后提出了基于FPGA的無人機(jī)氣壓高度測量系統(tǒng)的整體設(shè)計(jì)，并對該測量系統(tǒng)各組成部分的硬件電路進(jìn)行詳細(xì)的分析和設(shè)計(jì)；隨后論文又介紹了氣壓高度測量系統(tǒng)中FPGA的相關(guān)軟件設(shè)計(jì)，并就FPGA內(nèi)部所設(shè)計(jì)的各功能模塊的作用、模塊內(nèi)部結(jié)構(gòu)和工作流程進(jìn)行詳細(xì)的論述；最后使用Modelsim和QuartusII仿真軟件對程序進(jìn)行功能和時序的仿真，以驗(yàn)證FPGA內(nèi)部各功能模塊和FPGA總體設(shè)計(jì)的正確性，并在所有仿真通過后將程序產(chǎn)生的配置文件下載到FPGA芯片中，在制作和安裝測量系統(tǒng)的電路板后對整個測量系統(tǒng)進(jìn)行實(shí)際的測試，將測試結(jié)果與理論值比較并分析測量系統(tǒng)的誤差來源。 根據(jù)系統(tǒng)測試的結(jié)果，本文驗(yàn)證了以FPGA芯片為核心的無人機(jī)氣壓高度測量系統(tǒng)的可行性，并對該測量系統(tǒng)提出了今后的進(jìn)一步改進(jìn)和完善的思路。
標(biāo)簽： FPGA 無人機(jī) 氣壓 測量系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：cx111111
一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復(fù)雜。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點(diǎn)?；谏鲜銮闆r，本文提出了基于FPGA的}tDB3編譯碼設(shè)計(jì)方案。 該研究的總體設(shè)計(jì)方案包括用MATLAB進(jìn)行HDB3編譯碼算法的驗(yàn)證，基于FPGA的HDB3碼編譯碼設(shè)計(jì)與仿真，結(jié)果分析與比較三大部分。為了保證該設(shè)計(jì)的可靠性，首先是進(jìn)行編譯碼的算法驗(yàn)證；其次通過在FPGA的集成設(shè)計(jì)環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進(jìn)行時序仿真；最后將算法驗(yàn)證結(jié)果與仿真結(jié)果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設(shè)計(jì)具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優(yōu)點(diǎn)。
上傳時間： 2013-04-24
上傳用戶：siguazgb
本文針對應(yīng)用于軍用直升機(jī)上的Doppler/SINS組合導(dǎo)航系統(tǒng)對導(dǎo)航計(jì)算機(jī)高精度、高性能的要求，設(shè)計(jì)出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機(jī)載導(dǎo)航計(jì)算機(jī)系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點(diǎn)和系統(tǒng)對導(dǎo)航計(jì)算機(jī)的需求后，提出了基于DSP和FPGA的機(jī)載導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案，該方案采用DSP負(fù)責(zé)導(dǎo)航解算，利用FPGA強(qiáng)大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口，完成外圍通信模塊控制信號的整合。在導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案，包括硬件設(shè)計(jì)方案和軟件設(shè)計(jì)方案確立的基礎(chǔ)上，首先對 DSP和FPGA芯片進(jìn)行選型，其次對實(shí)現(xiàn)各個功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開發(fā)，包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲模塊，開發(fā)過程中做了大量的仿真和驗(yàn)證，最后對系統(tǒng)進(jìn)行綜合測試和聯(lián)調(diào)，并進(jìn)行了地面跑車實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果證明：系統(tǒng)能夠?qū)崟r采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息，能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算，生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù)，并能夠完成與機(jī)載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實(shí)驗(yàn)結(jié)果證明，機(jī)載導(dǎo)航計(jì)算機(jī)達(dá)到了預(yù)期設(shè)計(jì)的目的，可以有效提高導(dǎo)航系統(tǒng)的運(yùn)算精度，實(shí)現(xiàn)了高性能、小體積、低成本的要求，系統(tǒng)具有較高的應(yīng)用價值。關(guān)鍵詞：Doppler/SINS組合導(dǎo)航，導(dǎo)航計(jì)算機(jī)，DSP,FPGA
標(biāo)簽： FPGA DSP 機(jī)載 導(dǎo)航計(jì)算機(jī)
上傳時間： 2013-07-25
上傳用戶：cc1915
隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù)，具有較高的頻譜利用率和功率利用率，廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動通信系統(tǒng)。因此，對于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價值。 本文以軟件無線電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo)，成功設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無線電設(shè)計(jì)思想的全數(shù)字接收機(jī)的基本結(jié)構(gòu)，詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級的實(shí)現(xiàn)方案。通過MATLAB對解調(diào)方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實(shí)現(xiàn)方案。在此基礎(chǔ)上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺上設(shè)計(jì)了同步解調(diào)系統(tǒng)中的各個模塊，還對各模塊和整個系統(tǒng)在ModelSim中進(jìn)行了時序仿真驗(yàn)證，并對設(shè)計(jì)中出現(xiàn)的問題進(jìn)行了修正。最后，經(jīng)過FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實(shí)際測試，本文對系統(tǒng)方案進(jìn)行了最終的改進(jìn)與調(diào)整。 實(shí)際測試結(jié)果表明，本文的設(shè)計(jì)最終能夠達(dá)到了預(yù)期的指標(biāo)和要求。本課題設(shè)計(jì)經(jīng)過時序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級SOC轉(zhuǎn)化，以進(jìn)一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實(shí)際應(yīng)用價值。
標(biāo)簽： OQPSK FPGA 全數(shù)字 解調(diào)
上傳時間： 2013-07-14
上傳用戶：aappkkee
隨著數(shù)字電視全國范圍丌播時間表的臨近，數(shù)字電視技術(shù)得到很大發(fā)展，數(shù)字電視信號在信源基帶數(shù)據(jù)和信道傳輸?shù)确矫嬉呀?jīng)進(jìn)一步標(biāo)準(zhǔn)化，數(shù)字電視傳播途徑也越來越廣，在衛(wèi)星、地面及有線電視網(wǎng)中傳輸數(shù)字電視信號得到迅速發(fā)展。借著2008年奧運(yùn)的東風(fēng)，數(shù)字電視領(lǐng)域的應(yīng)用研究方興未艾。 本課題目的是完成有線數(shù)字電視廣播系統(tǒng)的重要設(shè)備--調(diào)制器的設(shè)計(jì)和實(shí)現(xiàn)，核心器件選用FPGA芯片。系統(tǒng)硬件實(shí)現(xiàn)以國家標(biāo)準(zhǔn)GY/T 170-2001(有線數(shù)字電視廣播信道編碼與調(diào)制規(guī)范)為主要依據(jù)，以Xilinx公司的Virtex系列(Virtex 4，Virtex 5)芯片及相關(guān)開發(fā)板(ML402、ML506)為平臺，主要任務(wù)是基于相關(guān)標(biāo)準(zhǔn)對其實(shí)用技術(shù)進(jìn)行研究和開發(fā)。完成了信道編碼和調(diào)制的模塊劃分、Verilog HLD程序的編寫(或IP核的調(diào)用)和仿真以及在板調(diào)試和聯(lián)調(diào)等工作，設(shè)計(jì)目的是在提高整個系統(tǒng)集成度的前提下實(shí)現(xiàn)多頻點(diǎn)調(diào)制。 本文在研究現(xiàn)有數(shù)字電視網(wǎng)絡(luò)技術(shù)和相關(guān)產(chǎn)品的基礎(chǔ)上，以國標(biāo)GY/T170-2001為主要依據(jù)并參閱了其他的相關(guān)標(biāo)準(zhǔn)，提出了多頻點(diǎn)QAM調(diào)制器的實(shí)現(xiàn)方案。整個工作包括：模塊劃分，完成了基帶物理接口(輸入)、包頭反轉(zhuǎn)與隨機(jī)化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設(shè)計(jì)或模塊調(diào)用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(或者IP核調(diào)用)和仿真等工作；成功進(jìn)行了開發(fā)板板級調(diào)試，調(diào)試的過程中充分利用Xilinx公司的開發(fā)板和調(diào)試軟件ChipScope，成功設(shè)計(jì)了驗(yàn)證方案并進(jìn)行了模塊驗(yàn)證；最后進(jìn)行了各模塊聯(lián)調(diào)工作，設(shè)計(jì)了系統(tǒng)驗(yàn)證方案并成功完成對整個系統(tǒng)的驗(yàn)證工作。 經(jīng)測試表明，該系統(tǒng)主要性能達(dá)到國家相關(guān)標(biāo)準(zhǔn)GY/T 198-2003(有線數(shù)字電視廣播QAM調(diào)制器技術(shù)要求和測量方法)規(guī)定的技術(shù)指標(biāo)，可以進(jìn)入樣機(jī)試生產(chǎn)環(huán)節(jié)。
標(biāo)簽： 有線數(shù)字電視 廣播系統(tǒng) 信道編碼
上傳時間： 2013-04-24
上傳用戶：jiangfire
數(shù)字電視按傳輸方式分為地面、衛(wèi)星和有線三種。其中，DVB-S和DVB-C這兩個全球化的衛(wèi)星和有線傳輸方式標(biāo)準(zhǔn)，目前已作為世界統(tǒng)一標(biāo)準(zhǔn)被大多數(shù)國家所接受。而對于地面數(shù)字電視廣播標(biāo)準(zhǔn)，經(jīng)國際電訊聯(lián)盟(ITU)批準(zhǔn)的共有三個，包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial，數(shù)字視頻地面廣播)標(biāo)準(zhǔn)、美國的ATSC(Advanced Television System Committee，先進(jìn)電視制式委員會)標(biāo)準(zhǔn)和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，綜合業(yè)務(wù)數(shù)字廣播)標(biāo)準(zhǔn)。綜合比較起來，歐洲的DVB-T標(biāo)準(zhǔn)在技術(shù)及應(yīng)用實(shí)踐上都更加成熟。 本論文首先介紹了DVB-T系統(tǒng)的主要結(jié)構(gòu)，針對DVB-T標(biāo)準(zhǔn)中各模塊的實(shí)現(xiàn)進(jìn)行了闡述，并根據(jù)發(fā)射機(jī)端各個模塊討論了接收機(jī)端相關(guān)模塊的算法設(shè)計(jì)。 隨后，論文給出了基于Microsoft Visual Studio 2005平臺實(shí)現(xiàn)的數(shù)字電視基帶信號產(chǎn)生與接收的軟件仿真系統(tǒng)的總體設(shè)計(jì)流程，重點(diǎn)討論了內(nèi)編解碼器和內(nèi)交織/解交織器的算法與實(shí)現(xiàn)，并在實(shí)現(xiàn)的多參數(shù)可選的數(shù)字電視基帶信號產(chǎn)生與接收軟件仿真平臺上，重點(diǎn)分析了內(nèi)編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調(diào)制方式時對DVB-T系統(tǒng)整體性能的影響。 最后，論文討論了內(nèi)碼譯碼算法的實(shí)現(xiàn)改進(jìn)，使得Viterbi譯碼更適合在FPGA上實(shí)現(xiàn)，同時針對邏輯設(shè)計(jì)進(jìn)行優(yōu)化以便節(jié)省硬件資源。論文重點(diǎn)討論了對幸存路徑信息存儲譯碼模塊的改進(jìn)，比較了此模塊三種不同的實(shí)現(xiàn)方式帶來的硬件速率和資源的優(yōu)劣，通過利用4塊RAM對幸存路徑信息的交互讀寫，完成了對傳統(tǒng)回溯算法的改進(jìn)，實(shí)現(xiàn)了加窗回溯的譯碼輸出，同時實(shí)現(xiàn)了回溯長度可配置以實(shí)現(xiàn)系統(tǒng)不同的性能要求。
上傳時間： 2013-08-02
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
開關(guān)電源基本原理與設(shè)計(jì)介紹，臺達(dá)的資料，很好的
上傳時間： 2013-04-24
上傳用戶：cursor
14 位 LTC®2351-14 是一款 1.5Msps、低功率 SAR 型 ADC，具有 6 個同時采樣差分輸入通道。它采用單 3V 工作電源，並具有 6 個獨(dú)立的采樣及保持放大器 (S/HA) 和一個 ADC。
標(biāo)簽： SAR ADC 工業(yè)監(jiān)控 便攜式
上傳時間： 2013-11-16
上傳用戶：dbs012280
通過分析小型炸彈爆炸的物理現(xiàn)象，建立了構(gòu)成炸彈爆炸粒子的初始狀態(tài)模型，結(jié)合爆炸粒子的受力情況，給出了爆炸粒子的運(yùn)動狀態(tài)模型。利用粒子系統(tǒng)基本方法，實(shí)現(xiàn)了小型炸彈爆炸外觀景象的模擬。實(shí)驗(yàn)結(jié)果表明，采用該模型可以實(shí)現(xiàn)實(shí)時的爆炸效果模擬，通過控制和調(diào)整參量，可以獲得多種不同類型的爆炸效果。
標(biāo)簽： 模擬
上傳時間： 2013-10-31
上傳用戶：李哈哈哈
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
