多路電壓采集系統(tǒng)一、實(shí)驗(yàn)?zāi)康模保煜た删幊绦酒珹DC0809，8253的工作過程，掌握它們的編程方法。２．加深對(duì)所學(xué)知識(shí)的理解并學(xué)會(huì)應(yīng)用所學(xué)的知識(shí)，達(dá)到在應(yīng)用中掌握知識(shí)的目的。 二、實(shí)驗(yàn)內(nèi)容與要求1．基本要求通過一個(gè)A/D轉(zhuǎn)換器循環(huán)采樣4路模擬電壓，每隔一定時(shí)間去采樣一次，一次按順序采樣4路信號(hào)。A/D轉(zhuǎn)換器芯片AD0809將采樣到的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，轉(zhuǎn)換完成后，CPU讀取數(shù)據(jù)轉(zhuǎn)換結(jié)果，并將結(jié)果送入外設(shè)即CRT/LED顯示，顯示包括電壓路數(shù)和數(shù)據(jù)值。2． 提高要求 (1) 可以實(shí)現(xiàn)循環(huán)采集和選擇采集2種方式。（2）在CRT上繪制電壓變化曲線。 三、實(shí)驗(yàn)報(bào)告要求 １．設(shè)計(jì)目的和內(nèi)容 ２．總體設(shè)計(jì) ３．硬件設(shè)計(jì)：原理圖（接線圖）及簡(jiǎn)要說明 ４．軟件設(shè)計(jì)框圖及程序清單５．設(shè)計(jì)結(jié)果和體會(huì)（包括遇到的問題及解決的方法） 四、總體設(shè)計(jì)設(shè)計(jì)思路如下：1) 4路模擬電壓信號(hào)通過4個(gè)電位器提供0-5V的電壓信號(hào)。2) 選擇ADC0809芯片作為A/D轉(zhuǎn)換器，4路輸入信號(hào)分別接到ADC0809的IN0—IN4通道，每隔一定的時(shí)間采樣一次，采完一路采集下一路，4路電壓循環(huán)采集。3) 利用3個(gè)LED數(shù)碼管顯示數(shù)據(jù)，1個(gè)數(shù)碼管用來顯示輸入電壓路數(shù)，3個(gè)數(shù)碼管用來顯示電壓采樣值。4) 延時(shí)由8253定時(shí)/計(jì)數(shù)器來實(shí)現(xiàn)。 五、硬件電路設(shè)計(jì)根據(jù)設(shè)計(jì)思路，硬件主要利用了微機(jī)實(shí)驗(yàn)平臺(tái)上的ADC0809模數(shù)轉(zhuǎn)換器、8253定時(shí)/計(jì)數(shù)器以及LED顯示輸出等模塊。電路原理圖如下：1．基本接口實(shí)驗(yàn)板部分1) 電位計(jì)模塊，4個(gè)電位計(jì)輸出4路1－5V的電壓信號(hào)。2) ADC0809模數(shù)轉(zhuǎn)換器，將4路電壓信號(hào)接到IN0－IN3，ADD_A、ADD_B、ADD_C分別接A0、A1、A2，CS_AD接CS0時(shí)，4個(gè)采樣通道對(duì)應(yīng)的地址分別為280H—283H。3) 延時(shí)模塊，8253和8255組成延時(shí)電路。8255的PA0接到8253的OUT0，程序中查詢計(jì)數(shù)是否結(jié)束。硬件電路圖如圖1所示。 圖1 基本實(shí)驗(yàn)板上的電路圖實(shí)驗(yàn)板上的LED顯示部分實(shí)驗(yàn)板上主要用到了LED數(shù)碼管顯示電路，插孔CS1用于數(shù)碼管段碼的輸出選通，插孔CS2用于數(shù)碼管位選信號(hào)的輸出選通。電路圖如圖2所示。
上傳時(shí)間： 2013-11-06
上傳用戶：sunchao524
FPGA與ARM EPI通信，控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫的，，，，，
上傳時(shí)間： 2013-10-21
上傳用戶：zhyfjj
為了能實(shí)時(shí)監(jiān)控?zé)o人機(jī)的狀態(tài)和提高無人機(jī)的安全可靠性，本設(shè)計(jì)利用FPGA高速率、豐富的片上資源和靈活的設(shè)計(jì)接口，設(shè)計(jì)了一套無人機(jī)多路監(jiān)控系統(tǒng)。該監(jiān)控系統(tǒng)具備了將處于無人機(jī)不同位置的攝像機(jī)所采集的視頻信息，傳送給地面站控制設(shè)備，并在同一臺(tái)顯示器上實(shí)現(xiàn)同步顯示的功能。仿真結(jié)果表明，該系統(tǒng)可以很好的保證監(jiān)控視頻的實(shí)時(shí)性、和高清度，確保無人機(jī)完成偵查任務(wù)。
標(biāo)簽： FPGA 無人機(jī) 多路 視頻監(jiān)控
上傳時(shí)間： 2013-10-22
上傳用戶：cxl274287265
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對(duì)視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號(hào)輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢(shì)，應(yīng)用靈活的的多路視頻信號(hào)的合成技術(shù)和數(shù)字圖像處理算法，實(shí)現(xiàn)實(shí)時(shí)處理多路視頻數(shù)據(jù)。
上傳時(shí)間： 2014-12-05
上傳用戶：jiangfire
伺服舵機(jī)作為基本的輸出執(zhí)行機(jī)構(gòu)廣泛應(yīng)用于 遙控航模以及人形機(jī)器人的控制中。舵機(jī)是一種位 置伺服的驅(qū)動(dòng)器，其控制信號(hào)是PWM信號(hào).，利 用占空比的變化改變舵機(jī)的位置，也可使用FPGA、 模擬電路、單片機(jī)來產(chǎn)生舵機(jī)的控制信號(hào)舊。應(yīng) 用模擬電路產(chǎn)生PWM信號(hào)，應(yīng)用的元器件較多， 會(huì)增加電路的復(fù)雜程度；若用單片機(jī)產(chǎn)生PWM信 號(hào)，當(dāng)信號(hào)路數(shù)較少時(shí)單片機(jī)能滿足要求，但當(dāng) PWM信號(hào)多于4路時(shí)，由于單片機(jī)指令是順序執(zhí) 行的，會(huì)產(chǎn)生較大的延遲，從而使PWM信號(hào)波形 不穩(wěn)，導(dǎo)致舵機(jī)發(fā)生顫振。
上傳時(shí)間： 2014-12-28
上傳用戶：ainimao
七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時(shí)序篇和驗(yàn)證篇三個(gè)部分。
上傳時(shí)間： 2013-10-11
上傳用戶：woshinimiaoye
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場(chǎng)可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動(dòng)觸發(fā)器的設(shè)計(jì)方法和實(shí)現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號(hào),可遙控或本控,能產(chǎn)生多路頻率、寬度和延時(shí)獨(dú)立可調(diào)的脈沖信號(hào),信號(hào)的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實(shí)驗(yàn)測(cè)試,給出了實(shí)驗(yàn)波形。結(jié)果表明,該多路高壓IGBT驅(qū)動(dòng)觸發(fā)器輸出脈沖信號(hào)達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時(shí)可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
標(biāo)簽： FPGA IGBT 多路 驅(qū)動(dòng)
上傳時(shí)間： 2013-10-22
上傳用戶：zhulei420
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-03
上傳用戶：王小奇
帶解碼四路無線遙控接收模塊
上傳時(shí)間： 2013-11-13
上傳用戶：小眼睛LSL
參照3GPP LTE的E-UTRA物理層規(guī)范，提出了一種鏈路自適應(yīng)方案。實(shí)時(shí)調(diào)整傳輸功率以補(bǔ)償信道的衰落，建立SNR-BLER曲線，在給定滿足一定業(yè)務(wù)的目標(biāo)BLER的條件下，找到各個(gè)MCS的SNR切換門限值，從而實(shí)現(xiàn)鏈路自適應(yīng)。仿真結(jié)果表明，在保證通信質(zhì)量的前提下，自適應(yīng)方案比固定MCS有著明顯的頻譜效率增益，使無線資源得到優(yōu)化配置；同時(shí)刪減了頻譜效率沒有增益的MCS，降低系統(tǒng)復(fù)雜度。
標(biāo)簽： LTE 鏈路 自適應(yīng)技術(shù) 中的應(yīng)用
上傳時(shí)間： 2013-12-22
上傳用戶：xsnjzljj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
