本文首先從數(shù)控系統(tǒng)的組成與特點(diǎn)進(jìn)行詳細(xì)分析，然后對運(yùn)動(dòng)控制卡在整個(gè)系統(tǒng)中承擔(dān)功能進(jìn)行了分析。根據(jù)數(shù)字型號處理器件的快速運(yùn)算能力和現(xiàn)場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進(jìn)行總體設(shè)計(jì)的規(guī)劃。 本文重點(diǎn)詳細(xì)闡述了四軸運(yùn)動(dòng)控制卡硬件電路的設(shè)計(jì)。通過對現(xiàn)有部分PC總線的介紹與比較，設(shè)計(jì)選擇了PCI總線作為上位PC與運(yùn)動(dòng)控制卡的通信總線，并且選擇PCI9052芯片來設(shè)計(jì)PCI接口模塊；基于DSP器件的特點(diǎn)，設(shè)計(jì)選擇了TMS320LF2407芯片為核心，進(jìn)行運(yùn)算控制單元的設(shè)計(jì)，同時(shí)對其主要內(nèi)部資源進(jìn)行了分配。最后，根據(jù)硬件的原理圖，完成了具體電路板的制作。 對軟件設(shè)計(jì)，文章主要對插補(bǔ)算法在DSP上的實(shí)現(xiàn)作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點(diǎn)比較法直線和圓弧插補(bǔ)算法以及數(shù)字積分插補(bǔ)原理也進(jìn)行了分析。最終，提出總體程序流程控制、速度控制算法、插補(bǔ)算法等的程序設(shè)計(jì)框架，并進(jìn)行了具體程序設(shè)計(jì)。
標(biāo)簽： FPGA DSP 四軸 運(yùn)動(dòng)控制卡
上傳時(shí)間： 2013-05-31
上傳用戶：kennyplds
從制成世界上第一臺(tái)激光器開始，激光優(yōu)異的單色性、方向性和高亮度特點(diǎn)引起了各界的關(guān)注。激光測距技術(shù)是目前應(yīng)用較為廣泛的一種激光技術(shù)，它與一般測距方法相比，具有操作方便，精度高和晝夜可用的優(yōu)點(diǎn)。目前激光測距技術(shù)分成脈沖式和連續(xù)式兩種類型，連續(xù)式測距系統(tǒng)隨著近年來激光技術(shù)的發(fā)展逐漸引起人們的關(guān)注，在民用領(lǐng)域，尤其是在一些對數(shù)據(jù)的實(shí)時(shí)性要求不很高的系統(tǒng)中得到普遍應(yīng)用。 小型化、智能化、高精度、對人眼安全是激光測距的發(fā)展方向，但是目前的測距儀普遍存在元器件較多、功耗相對較高、靈活性不夠、適應(yīng)能力不強(qiáng)、抗干擾能力不強(qiáng)等缺點(diǎn)，不利于整機(jī)的一體化和小型化設(shè)計(jì)。 基于上述局限性，本文提出一種新的思想，將數(shù)字信號處理技術(shù)應(yīng)用到連續(xù)式相位激光測距技術(shù)中，具體是利用DDS(直接數(shù)字頻率合成)技術(shù)產(chǎn)生用于調(diào)制激光器的正弦信號，利用FPGA與DSP技術(shù)實(shí)現(xiàn)高速數(shù)字化處理。該方法不僅克服了上面所述的缺點(diǎn)，而且還具有以下的優(yōu)點(diǎn)：可以通過軟件的方法改變調(diào)制頻率，大大簡化了測相電路，提高了使用的方便性：解決了激光連續(xù)測距中頻率輸出不穩(wěn)定和相位抖動(dòng)的問題，使測距儀的穩(wěn)定性更高；采用DSP處理芯片對信號進(jìn)行處理，處理速度更快，提高了實(shí)時(shí)性；采用FFT技術(shù)測相，不僅精度高，而且隨著微電子技術(shù)的不斷發(fā)展，精度還有上升的空間。 本文從理論和實(shí)驗(yàn)上驗(yàn)證了該測距方案的可行性。在采用實(shí)時(shí)取樣補(bǔ)償技術(shù)的情況下，該測距方案的測距精度可達(dá)到毫米量級，該測距方案設(shè)計(jì)新穎，系統(tǒng)受環(huán)境因素影響較小，可在惡劣環(huán)境下進(jìn)行短距離(一般小于15米)的測量。實(shí)驗(yàn)結(jié)果表明，該設(shè)計(jì)方案基本上達(dá)到預(yù)期的指標(biāo)要求。
標(biāo)簽： FPGADSP 激光測距系統(tǒng)
上傳時(shí)間： 2013-06-08
上傳用戶：manking0408
本文設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的數(shù)字下變頻器DDC，用于寬帶數(shù)字中頻軟件無線電接收機(jī)中。采用自上向下的模塊化設(shè)計(jì)方法，將DDC的功能劃分為基本單元，實(shí)現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時(shí)，優(yōu)化配置各個(gè)模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設(shè)計(jì)需求。 首先闡述了軟件無線電中關(guān)鍵的數(shù)字信號處理技術(shù)，包括中頻處理中的下變頻技術(shù)、抽取技術(shù)以及帶通采樣技術(shù)。利用MATLAB的Simulink完成了對系統(tǒng)的設(shè)計(jì)與仿真，驗(yàn)證了設(shè)計(jì)的正確性。之后用QuartusII進(jìn)行了基于FPGA抽取濾波器和NCO等關(guān)鍵模塊的設(shè)計(jì)，編譯后進(jìn)行了時(shí)序仿真，最后在PCB板上實(shí)現(xiàn)了實(shí)際電路并應(yīng)用于工程項(xiàng)目中。
標(biāo)簽： FPGA 數(shù)字下變頻
上傳時(shí)間： 2013-08-05
上傳用戶：lishuoshi1996
目前的國內(nèi)的CCD高清攝相頭能夠輸出一組視頻信號和數(shù)字圖像信號，雖然視頻信號能夠直接在監(jiān)視器顯示，但是輸出的數(shù)字圖像信號占用存儲(chǔ)空間太大，不便于進(jìn)行傳輸。本文設(shè)計(jì)了一種基于FPGA的數(shù)字圖像壓縮卡。 在過去的十幾年中，國際標(biāo)準(zhǔn)化組織制訂了一系列的國際視頻編碼標(biāo)準(zhǔn)并廣泛應(yīng)用到各種領(lǐng)域。It.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。 新發(fā)展的H．264/AVC比原有的視頻編碼標(biāo)準(zhǔn)大幅度提高了編碼效率，但其運(yùn)算復(fù)雜度也大大增加，本文簡要分析了H．264/AVC的復(fù)雜度及其優(yōu)化的途徑，給出了主要模塊的優(yōu)化算法實(shí)驗(yàn)結(jié)果。 H．264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案，主要不同有：增強(qiáng)的運(yùn)動(dòng)預(yù)測能力，準(zhǔn)確匹配的較小塊變換，自適應(yīng)環(huán)內(nèi)濾波器，增強(qiáng)的熵編碼。測試結(jié)果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時(shí)，增加了一個(gè)數(shù)量級的復(fù)雜度。實(shí)際中恰當(dāng)?shù)厥褂肏．264/AVC編碼工具可以較低的實(shí)現(xiàn)復(fù)雜度得到與復(fù)雜配置相當(dāng)?shù)木幋a效率。故實(shí)際編碼系統(tǒng)開發(fā)需要在運(yùn)算復(fù)雜性和編碼效率之間進(jìn)行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復(fù)雜度，也成倍增加算法的復(fù)雜度。針對它們的作用和實(shí)現(xiàn)方法的不同，可采用不同的硬件實(shí)現(xiàn)方法。本文基于上述思路進(jìn)行優(yōu)化，具體的工作包括：針對去塊濾波的復(fù)雜性，本文提出一種適合硬件實(shí)現(xiàn)的算法，使其在節(jié)省了資源的同時(shí)，很好的達(dá)到了標(biāo)準(zhǔn)所定義的性能。針對變換量化的復(fù)雜性，本文提出一種既滿足整體的硬件流水結(jié)構(gòu)，又極大的降低了硬件資源的實(shí)現(xiàn)方法。針對碼率控制的實(shí)現(xiàn)，本文提出了一種有別于傳統(tǒng)實(shí)現(xiàn)方式的算法，在保證實(shí)時(shí)性的同時(shí)，極大的提高了編碼器的性能。本文基于上述算法還進(jìn)行Baseline Profile編碼器的研究，給出了一種實(shí)時(shí)編碼器結(jié)構(gòu)，實(shí)現(xiàn)了對高清圖像格式(720P)的實(shí)時(shí)編碼，并將其和當(dāng)前業(yè)界先進(jìn)水平進(jìn)行了對比，表明本文所實(shí)現(xiàn)得結(jié)構(gòu)能夠達(dá)到當(dāng)前業(yè)界的先進(jìn)水平。
上傳時(shí)間： 2013-07-23
上傳用戶：yepeng139
隨著科技的發(fā)展，電子電路的設(shè)計(jì)正逐漸擺脫傳統(tǒng)的設(shè)計(jì)模式。可編程邏輯器件及硬件描述語言的出現(xiàn)與發(fā)展從根本上改變了數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的技術(shù)與方法，越來越多的數(shù)字信號處理系統(tǒng)采用可編程邏輯器件來實(shí)現(xiàn)。 數(shù)字濾波技術(shù)作為數(shù)字信號處理的基本分支之一，在各種數(shù)字信號處理中起著重要作用，被廣泛應(yīng)用于很多領(lǐng)域。其中有限長沖激響應(yīng)（FIR）濾波器，只有零點(diǎn)、系統(tǒng)穩(wěn)定、運(yùn)算速度快、具有線性相位的特性，設(shè)計(jì)靈活，在工程實(shí)際中獲得廣泛應(yīng)用。 本文以數(shù)字濾波器的基本理論為依據(jù)，通過對現(xiàn)場可編程門陣列（FPGA）內(nèi)部結(jié)構(gòu)的研究，結(jié)合軟件工程學(xué)中結(jié)構(gòu)化設(shè)計(jì)思想和硬件描述語言的特點(diǎn)，以9階FIR低通數(shù)字濾波器為例，采用Altera公司的EPIK30TC144-3器件完成了FIR數(shù)字濾波器的軟硬件設(shè)計(jì)。我們在設(shè)計(jì)中采用了層次化、模塊化的設(shè)計(jì)思想，將整個(gè)濾波器劃分為多個(gè)功能模塊，利用VHDL語言進(jìn)行了各個(gè)功能模塊的設(shè)計(jì)。 為了使設(shè)計(jì)的過程和結(jié)果更為直觀，文中詳細(xì)介紹了核心及外圍硬件電路的設(shè)計(jì)過程，最終達(dá)到了基于FPGA硬件實(shí)現(xiàn)參數(shù)化FIR數(shù)字濾波器的目的。實(shí)驗(yàn)測試表明，本論文所設(shè)計(jì)的基于FPGA的9階FIR低通數(shù)字濾波器基本達(dá)到了設(shè)計(jì)指標(biāo)。依照此方法，只要修改參數(shù)，升級相關(guān)硬件，便可以更改濾波器性能，實(shí)現(xiàn)高通、帶通FIR數(shù)字濾波器，說明本設(shè)計(jì)具有普遍指導(dǎo)意義。
上傳時(shí)間： 2013-05-24
上傳用戶：1101055045
近年來，人們對無線數(shù)據(jù)和多媒體業(yè)務(wù)的需求迅猛增加，促進(jìn)了寬帶無線通信新技術(shù)的發(fā)展和應(yīng)用。正交頻分復(fù)用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應(yīng)用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時(shí)偏的影響，因此如何有效地消除頻偏和時(shí)偏，實(shí)現(xiàn)系統(tǒng)的時(shí)頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對 OFDM 系統(tǒng)的影響，分析了當(dāng)前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號的同步算法，并簡單介紹非基于數(shù)據(jù)符號同步技術(shù)。基于數(shù)據(jù)符號的同步技術(shù)通過加入訓(xùn)練符號或?qū)ьl等附加信息，并利用導(dǎo)頻或訓(xùn)練符號的相關(guān)性實(shí)現(xiàn)時(shí)頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時(shí)間較短。 隨著電子芯片技術(shù)的快速發(fā)展，電子設(shè)計(jì)自動(dòng)化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應(yīng)用越來越受到大家的重視，為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點(diǎn)進(jìn)行了闡述，還介紹了在相關(guān)軟件平臺(tái)進(jìn)行開發(fā)的系統(tǒng)流程。 論文在對基于數(shù)據(jù)符號三種算法進(jìn)行較詳細(xì)的分析和研究的基礎(chǔ)上，尤其改進(jìn)了基于導(dǎo)頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺(tái)上實(shí)現(xiàn)了 OFDM 同步的硬件設(shè)計(jì)，然后進(jìn)行了軟件仿真。其中對基于導(dǎo)頻符號同步的改進(jìn)算法硬件設(shè)計(jì)過程了進(jìn)行了詳細(xì)闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計(jì)同步算法也有具體的仿真實(shí)現(xiàn)。 最后，文章還對它們進(jìn)行了比較，基于導(dǎo)頻符號同步設(shè)計(jì)的同步精度比較高，但是耗費(fèi)芯片的資源多，另一個(gè)缺點(diǎn)是沒有頻偏估計(jì)，因此運(yùn)用受到一定限制。基于 PN 序列幀的同步設(shè)計(jì)使用了最少的芯片資源，但要提取 PN 序列中的信號數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設(shè)計(jì)占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點(diǎn)，但可以根據(jù)不同的信道環(huán)境選用它們。
標(biāo)簽： FPGA 數(shù)據(jù) 同步的 仿真實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：斷點(diǎn)PPpp
視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點(diǎn)之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺(tái)、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對多路視頻信號進(jìn)行實(shí)時(shí)監(jiān)控，如果每一路視頻信號都占用一個(gè)監(jiān)視器屏幕，則會(huì)大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計(jì)的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計(jì)與實(shí)現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進(jìn)行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計(jì)；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計(jì)了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺(tái)基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲(chǔ)控制模塊和圖像合成模塊的設(shè)計(jì)，首先，由攝像頭采集四路模擬視頻信號，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進(jìn)行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲(chǔ)到圖像存儲(chǔ)器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實(shí)現(xiàn)了四路視頻圖像分割的功能。從而驗(yàn)證了電路設(shè)計(jì)和分割方法的正確性。 本文通過由FPGA實(shí)現(xiàn)多路視頻圖像的采集、存儲(chǔ)和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進(jìn)行動(dòng)態(tài)配置等方法，實(shí)現(xiàn)四路視頻圖像的輪流采集、存儲(chǔ)和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計(jì)和進(jìn)一步擴(kuò)展功能，同時(shí)提高了系統(tǒng)的靈活性。
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
目前對數(shù)字化音頻處理的具體實(shí)現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺(tái)的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計(jì)主要集中于處理器芯片，而對于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設(shè)計(jì)思路。本文針對上述問題對數(shù)字化音頻處理平臺(tái)進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺(tái)，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計(jì)工作流程，并對嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計(jì)思路，并將設(shè)計(jì)思路得以實(shí)現(xiàn)。完成了FPGA的設(shè)計(jì)及實(shí)現(xiàn)過程，包括：系統(tǒng)整體分析，設(shè)計(jì)流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實(shí)現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個(gè)角度完善PCB板設(shè)計(jì)，給出了各個(gè)系統(tǒng)組成部分的詳細(xì)設(shè)計(jì)方案和硬件電路原理圖，并附有PCB圖。 3、建立了實(shí)驗(yàn)和分析環(huán)境，完成了各項(xiàng)實(shí)驗(yàn)和分析工作，主要包括：PCB板信號完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個(gè)功能模塊的實(shí)驗(yàn)與分析等。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和實(shí)用性。 本文的研究與實(shí)現(xiàn)工作通過實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實(shí)現(xiàn)音頻信號的數(shù)字化處理，從而可以將FPGA在數(shù)字信號處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號處理領(lǐng)域。
標(biāo)簽： FPGA 通用數(shù)字 處理平臺(tái) 音頻
上傳時(shí)間： 2013-06-09
上傳用戶：gaojiao1999
激光打標(biāo)是一種利用高能量的激光束在打標(biāo)物體表面刻下永久性標(biāo)識的技術(shù)。與傳統(tǒng)的壓刻等方法相比，激光打標(biāo)具有速度快、無污染、質(zhì)量高、性能穩(wěn)定、不接觸物體表面等優(yōu)點(diǎn)。激光打標(biāo)是目前工業(yè)產(chǎn)品標(biāo)記的先進(jìn)技術(shù)，是一種高效的標(biāo)記方法。傳統(tǒng)的基于ISA總線、PCI總線或者USB總線的激光打標(biāo)控制器增加了激光打標(biāo)機(jī)的成本和體積。本文提出一種基于ARM+FPGA架構(gòu)的嵌入式系統(tǒng)方案，主要的研究工作如下：首先，介紹了激光打標(biāo)系統(tǒng)的組成，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀和激光打標(biāo)機(jī)的原理。根據(jù)激光打標(biāo)控制系統(tǒng)的功能要求和性能要求，提出了ARM+FPGA的總體設(shè)計(jì)，并簡要討論了ARM和FPGA的特點(diǎn)和優(yōu)勢。ARM處理器的主要功能是完成打標(biāo)內(nèi)容的輸入和變換處理，打標(biāo)機(jī)參數(shù)的設(shè)置和控制打標(biāo)。FPGA的作用是接收、存儲(chǔ)和轉(zhuǎn)換打標(biāo)數(shù)據(jù)，然后產(chǎn)生控制信號去控制激光打標(biāo)設(shè)備。然后，詳細(xì)討論了激光打標(biāo)機(jī)控制器的硬件電路設(shè)計(jì)，包括ARM控制單元電路、FPGA控制單元電路和數(shù)模轉(zhuǎn)換模塊等。為了使控制器能夠長時(shí)間可靠穩(wěn)定地工作，還采取了隔離技術(shù)等許多抗干擾措施。完成了 FPGA中各個(gè)模塊的程序設(shè)計(jì)，利用Quartus Ⅱ軟件進(jìn)行了仿真驗(yàn)證，調(diào)試了控制器的功能。本文所設(shè)計(jì)的嵌入式激光打標(biāo)控制器發(fā)揮了ARM和FPGA各自的優(yōu)勢。經(jīng)過在實(shí)際打標(biāo)系統(tǒng)中的測試，證明本次設(shè)計(jì)的激光打標(biāo)機(jī)控制器實(shí)現(xiàn)了預(yù)期的功能，取得了滿意的打標(biāo)效果。關(guān)鍵詞：ARM，F(xiàn)PGA，激光打標(biāo)，F(xiàn)IFO，CO2激光器，掃描振鏡系統(tǒng)
標(biāo)簽： ARMFPGA 激光打標(biāo) 制器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：hewenzhi
隨著電子技術(shù)的快速發(fā)展，計(jì)算機(jī)的性能得到了極大的提高，使得利用計(jì)算機(jī)實(shí)現(xiàn)人類的視覺功能成為目前計(jì)算機(jī)領(lǐng)域中最熱門的課題之一。基于視頻的目標(biāo)檢測與跟蹤技術(shù)是計(jì)算機(jī)視覺領(lǐng)域中最主要的研究方向之一，它是智能監(jiān)控、人機(jī)交互、移動(dòng)機(jī)器人視覺導(dǎo)航、工業(yè)機(jī)器人手眼系統(tǒng)等應(yīng)用的基礎(chǔ)和關(guān)鍵技術(shù)。在科學(xué)研究和工程應(yīng)用上都有十分誘人的前景。 論文提出了以FPGA為核心的思想，設(shè)計(jì)出一套應(yīng)用于背景靜止視頻序列的動(dòng)態(tài)目標(biāo)檢測與跟蹤系統(tǒng)。通過位置固定的攝像頭監(jiān)控某一區(qū)域，分析攝像頭采集到的動(dòng)態(tài)視頻序列，計(jì)算出目標(biāo)的運(yùn)動(dòng)參數(shù)。與傳統(tǒng)的基于PC機(jī)的視頻動(dòng)態(tài)目標(biāo)跟蹤系統(tǒng)相比，適應(yīng)了目標(biāo)跟蹤系統(tǒng)對圖像處理速度的實(shí)時(shí)性與數(shù)據(jù)帶寬越來越高的要求，同時(shí)成本較低、設(shè)計(jì)更靈活，而且硬件重構(gòu)性好、處理速度快、系統(tǒng)易于升級。 論文的主要工作包括：構(gòu)建目運(yùn)動(dòng)標(biāo)跟蹤系統(tǒng)軟件平臺(tái)和硬件平臺(tái)。應(yīng)用MATLAB對目標(biāo)檢測算法進(jìn)行仿真分析比較。采用Synplifty Pro、ModelSim和TimingDesigner等各種EDA軟件工具對系統(tǒng)中各個(gè)層次的模塊進(jìn)行時(shí)序設(shè)計(jì)、代碼編寫、仿真驗(yàn)證等。最后使用QuartusⅡ?qū)⒄麄€(gè)系統(tǒng)工程文件綜合、布局布線。在察看時(shí)序報(bào)告無誤后，將系統(tǒng)配置文件下載至FPGA開發(fā)板中。 實(shí)現(xiàn)結(jié)果表明：所設(shè)計(jì)的系統(tǒng)能很好地工作在FPGA中，實(shí)現(xiàn)了設(shè)計(jì)要求，為視覺智能監(jiān)控打下基礎(chǔ)。
標(biāo)簽： FPGA 目標(biāo)跟蹤 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-08-05
上傳用戶：亮劍2210
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
