基于FPGA 的直接數字頻率合成信號發生器(DDS)設計
標簽： FPGA DDS 數字頻率合成 信號發生器
上傳時間： 2017-09-14
上傳用戶：拔絲土豆
基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序
標簽： FPGA CPLD VHDL EDA
上傳時間： 2013-11-25
上傳用戶：ruan2570406
基于FPGA的快速傅立葉變換硬件及軟件設計!
標簽： FPGA 傅立葉變換 硬件 軟件設計
上傳時間： 2013-12-12
上傳用戶：zuozuo1215
該程序是基于FPGA的硬件描述語言，實現的功能是對時鐘進行分頻，從而產生任意頻率的輸出時鐘。
標簽： FPGA 程序 硬件描述語言
上傳時間： 2013-12-27
上傳用戶：silenthink
基于FPGA的樂曲發生器設計，以 EDA 技術為核心的能在可編程 ASIC 上進行系統芯片集成的新設計方法
標簽： FPGA 發生器
上傳時間： 2017-09-24
上傳用戶：chenjjer
基于FPGA的SDRAM控制器Verilog代碼，開發環境為Quartus6.1，控制SDRAM實現對同一片地址先寫后讀。
標簽： Verilog SDRAM FPGA 控制器
上傳時間： 2013-12-20
上傳用戶：xieguodong1234
基于FPGA的SOPC設計中嵌入式邏輯分析儀的使用
標簽： FPGA SOPC 嵌入式 邏輯分析儀
上傳用戶：JIUSHICHEN
基于FPGA的移相式DDS正弦信號發生器的VHDL源代碼，壓縮包里是在Quartus里做的工程，FPGA用的是Cyclone1C3系列
標簽： FPGA VHDL DDS 移相式
上傳時間： 2014-02-18
上傳用戶：xaijhqx
基于FPGA的信號采集及頻譜分析，用VHDL編寫，壓縮包里是Quartus下的工程。AD采樣用狀態機實現，并存入LPM_RAM。設計了一個UART模塊（也是狀態機實現的），可將數據發到ＰＣ機上。
標簽： FPGA 信號采集 頻譜分析
上傳時間： 2017-09-26
上傳用戶：葉山豪
基于FPGA的VGA彩條顯示程序，共開發VGA的朋友參考。沒有采用DA，因此只有8中顏色（輸出直接連到VGA的RGB）。其中行、場同步部分用計數器完成。程序用VHDL編寫。
標簽： FPGA VGA 顯示程序
上傳用戶：yan2267246
蟲蟲下載站版權所有 京ICP備2021023401號-1
