<rt id="6oyug"></rt>
<li id="6oyug"></li> 專輯類----單片機(jī)專輯 基于FPGA的8051SOC設(shè)計(jì)-76頁-4.3M.rar
上傳時(shí)間： 2013-07-23
上傳用戶：zjf3110
專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G 基于FPGA的系統(tǒng)設(shè)計(jì)和應(yīng)用研究-72頁-3.1M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：2007yqing
專輯類-單片機(jī)專輯-258冊-4.20G 基于FPGA的8051SOC設(shè)計(jì)-76頁-4.3M.pdf
上傳時(shí)間： 2013-06-06
上傳用戶：liu_yuankang
基于FPGA的防火墻系統(tǒng)設(shè)計(jì)_源碼.part02.rar
標(biāo)簽： FPGA 防火墻 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-13
上傳用戶：huxz911
基于FPGA的三相正弦信號(hào)發(fā)生器設(shè)計(jì).rar
標(biāo)簽： FPGA 三相 正弦信號(hào)發(fā)生器
上傳時(shí)間： 2013-06-15
上傳用戶：zq70996813
隨著當(dāng)今科學(xué)技術(shù)的迅猛發(fā)展，數(shù)字圖像處理技術(shù)正在各個(gè)行業(yè)得到廣泛的應(yīng)用，而FPGA技術(shù)的不斷成熟改變了通常采用并行計(jì)算機(jī)或數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)等作為嵌入式處理器的慣例。可編程邏輯器件(FPGA)憑借其較低的開發(fā)成本、較高的并行處理速度、較大的靈活性及其較短的開發(fā)周期等特點(diǎn)，在圖像處理系統(tǒng)中有獨(dú)特的優(yōu)勢。 本文提出了一種基于FPGA的圖像采集處理系統(tǒng)解決方案，并選用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324為核心，設(shè)計(jì)開發(fā)了圖像采集處理的軟硬件綜合系統(tǒng)。文章闡述了如何在FPGA中嵌入NiosII軟核處理器并完成圖像采集處理系統(tǒng)功能的設(shè)計(jì)方案。硬件電路上，系統(tǒng)設(shè)計(jì)了三塊電路板：FPGA核心處理板、圖像采集卡、圖像顯示卡，其中通過I2C總線對(duì)采集卡的工作模式進(jìn)行配置，在采集模塊控制下，將采集到的圖像數(shù)據(jù)存儲(chǔ)到SDRAM；根據(jù)VGA顯示原理及其時(shí)序關(guān)系，設(shè)計(jì)了VGA顯示輸出控制模塊，合成了VGA工作的控制信號(hào)，又根據(jù)VGA顯示器的工業(yè)標(biāo)準(zhǔn)，合成VGA接口的水平和幀同步信號(hào)。邏輯硬件上，應(yīng)用SOPCBuilder工具生成了FPGA內(nèi)部的邏輯硬件功能模塊，定制了NiosII IP core、CMOS圖像采集模塊、VGA Controller及其I2C總線接口，系統(tǒng)各模塊間通過Avalon總線連接起來。軟件部分，在NiosII內(nèi)核處理器上實(shí)現(xiàn)了彩色圖像顏色空間轉(zhuǎn)換、二值化、形態(tài)學(xué)腐蝕處理及其目標(biāo)定位等算法。實(shí)驗(yàn)結(jié)果證明了本文提出的方案及算法的正確性，可行性。
標(biāo)簽： FPGA 圖像采集 處理系統(tǒng)
上傳時(shí)間： 2013-08-05
上傳用戶：woshiyaosi
隨著計(jì)算機(jī)和微電子技術(shù)的飛速發(fā)展，基于數(shù)字信號(hào)處理的示波器、信號(hào)發(fā)生器、邏輯分析儀和頻譜分析儀等測量儀器已經(jīng)應(yīng)用到各個(gè)領(lǐng)域并且發(fā)揮著重要作用，但這些儀器昂貴的價(jià)格阻礙了它們的普遍使用。 本文針對(duì)電子測量儀器技術(shù)發(fā)展和普及的情況，結(jié)合用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的優(yōu)勢，研究一種基于FPGA的輔助性獨(dú)立電予測量儀器的軟件系統(tǒng)。這種儀器可以作為數(shù)?；旌想娐窚y試和驗(yàn)證的工具，用來觀察模擬信號(hào)波形、數(shù)字信號(hào)時(shí)序波形、模擬信號(hào)的幅度頻譜，也可以用來產(chǎn)生DDS信號(hào)。在硬件選擇上，使用具有Altera公司CycloneⅡ器件的平臺(tái)來實(shí)現(xiàn)單片DSP系統(tǒng)，這種芯片成本低廉、工作速度快、技術(shù)兼容性好；在軟件設(shè)計(jì)上，采用基于FPGA的可編程數(shù)字邏輯設(shè)計(jì)方法，這種方法具有開發(fā)難度小、功能擴(kuò)展簡單等優(yōu)點(diǎn)。設(shè)計(jì)中采用的關(guān)鍵技術(shù)包括：基于FPGA和IP Core的Verilog HDL設(shè)計(jì)、數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)處理以及數(shù)據(jù)波形的實(shí)時(shí)顯示。對(duì)這些技術(shù)的研究探討不僅有理論研究價(jià)值，在科學(xué)實(shí)驗(yàn)和產(chǎn)品設(shè)計(jì)中同樣具有重要的實(shí)用價(jià)值。系統(tǒng)的設(shè)計(jì)以低資源、高性能為目標(biāo)，設(shè)計(jì)中采用了科學(xué)的模塊劃分、設(shè)計(jì)與集成的方法，在保持原四種信號(hào)處理功能不變的前提下，盡量多的節(jié)約各種FPGA資源，為實(shí)現(xiàn)低成本的輔助電子測量儀器提供了可能。
標(biāo)簽： FPGA 多功能電子 測量系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶：love_stanford
基于FPGA的數(shù)字視頻信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： FPGA 數(shù)字視頻 信號(hào)發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：sclyutian
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實(shí)現(xiàn)了多個(gè)ADC測試過程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測試時(shí)間，從而降低ADC測試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測試。 通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測.ADC并行地進(jìn)行參數(shù)評(píng)估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測試樣本傳輸至自動(dòng)測試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測ADC在同一時(shí)刻并行地被評(píng)估，配置靈活?；贔PGA的ADC并行測試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測試機(jī)的混合信號(hào)選項(xiàng)卡或測試子系統(tǒng)。 關(guān)鍵詞：ADC測試；并行；參數(shù)評(píng)估；FPGA；FFT
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
電力電子裝置的控制技術(shù)隨著電力電子技術(shù)的發(fā)展而愈來愈復(fù)雜。開關(guān)電源是現(xiàn)代電力電子設(shè)備中不可或缺的組成部分，其質(zhì)量的優(yōu)劣以及體積的大小直接影響電子設(shè)備整體性能。高頻化、小型化、數(shù)字化是開關(guān)電源的發(fā)展方向。 在應(yīng)用數(shù)字技術(shù)進(jìn)行控制系統(tǒng)設(shè)計(jì)時(shí)，數(shù)字控制器的性能決定了控制系統(tǒng)的整體性能。數(shù)字化電力電子設(shè)備中的控制部分多以MCU/DSP為核心，以軟件實(shí)現(xiàn)離散域的運(yùn)算及控制。在很多高頻應(yīng)用的場合，目前常用的控制器(高性能單片機(jī)或DSP)的速度往往不能完全滿足要求。FPGA具有設(shè)計(jì)靈活、集成度高、速度快、設(shè)計(jì)周期短等優(yōu)點(diǎn)，與單片機(jī)和DSP相比，F(xiàn)PGA具有更高的處理速度。同時(shí)FPGA應(yīng)用在數(shù)字化電力電子設(shè)備中，還可以大大簡化控制系統(tǒng)結(jié)構(gòu)，并可實(shí)現(xiàn)多種高速算法，具有較高的性價(jià)比。 依據(jù)FPGA的這些突出優(yōu)點(diǎn)，本文將FPGA應(yīng)用于直流開關(guān)電源控制器設(shè)計(jì)中，以實(shí)現(xiàn)開關(guān)電源數(shù)字化和高頻化的要求。主要研究工作如下： 介紹了基于FPGA的DC/DC數(shù)字控制器中A/D采樣控制、數(shù)字PI算法的實(shí)現(xiàn)；重點(diǎn)描述了采用混合PWM方法實(shí)現(xiàn)高分辨率、高精度數(shù)字PWM的設(shè)計(jì)方案，并對(duì)各模塊進(jìn)行了仿真測試；用FPGA開發(fā)板進(jìn)行了一部分系統(tǒng)的仿真和實(shí)際結(jié)果的檢測，驗(yàn)證了文中的分析結(jié)論，證實(shí)了可編程邏輯器件在直流開關(guān)電源控制器設(shè)計(jì)中的應(yīng)用優(yōu)勢。
上傳時(shí)間： 2013-07-23
上傳用戶：qulele
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="2wi2g"></rt>
<rt id="2wi2g"></rt>