該論文首先對(duì)脈沖及其參數(shù)進(jìn)行了分析,然后介紹了雷達(dá)脈沖參數(shù)測(cè)量的原理,并針對(duì)現(xiàn)代復(fù)雜電磁環(huán)境的特點(diǎn),對(duì)脈沖參數(shù)測(cè)量的方案進(jìn)行了設(shè)計(jì).最后利用Xilinx公司的Spartan-II系列20萬(wàn)門FPGA芯片實(shí)現(xiàn)了對(duì)高密度視頻脈沖流的脈沖到達(dá)時(shí)間(TOA)、脈沖寬度(PW)和脈沖幅度(PA)等參數(shù)的實(shí)時(shí)高精度測(cè)量,并對(duì)測(cè)量誤差進(jìn)行了分析,同時(shí)給出了功能仿真的波形.該測(cè)量方法是基于FPGA的硬件實(shí)現(xiàn)方法,其系統(tǒng)結(jié)構(gòu)簡(jiǎn)單,測(cè)量速度快、精度高,滿足對(duì)脈沖參數(shù)測(cè)量高精度、實(shí)時(shí)性的要求.
標(biāo)簽： FPGA 脈沖 參數(shù)測(cè)量 技術(shù)研究
上傳時(shí)間： 2013-07-05
上傳用戶：14786697487
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開關(guān)的計(jì)算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場(chǎng)可編程門陣列器件(FieldProgrammableGateArrays)是近年來(lái)嶄露頭角的一類新型集成電路，它具有簡(jiǎn)潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢(shì)，又具有全集成化、適用性強(qiáng)，便于開發(fā)和維護(hù)(升級(jí))等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來(lái)越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場(chǎng)可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖，具有開關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡(jiǎn)單、響應(yīng)速度快、易修改、可現(xiàn)場(chǎng)編程等特點(diǎn)，可應(yīng)用于PWM的全數(shù)字化控制。文中對(duì)方案的實(shí)現(xiàn)進(jìn)行了比較詳細(xì)的論述，包括A/D采樣控制、PI算法的實(shí)現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器，詳細(xì)的分析了該變換器的工作過(guò)程，并采用基于FPGA的數(shù)字化通用PWM控制器對(duì)這種軟開關(guān)Boost變換器進(jìn)行控制，給出了比較完滿的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果驗(yàn)證了該控制器以及該ZCTBoost變換器的可行性和有效性，
標(biāo)簽： FPGA PWM 數(shù)字化 制器設(shè)計(jì)
上傳時(shí)間： 2013-07-10
上傳用戶：x4587
隨著數(shù)字信號(hào)處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個(gè)主要問題是：速度、設(shè)計(jì)規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號(hào)處理的實(shí)現(xiàn)方法被提出，其中基于FPGA的實(shí)現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)為應(yīng)用背景，著重研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。本文分為兩個(gè)主要部分： 第一部分以Xilinx公司的FPGA為例，總結(jié)了FPGA設(shè)計(jì)的基本方法及設(shè)計(jì)流程，并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開發(fā)的設(shè)計(jì)方式—基于SystemGenerator的設(shè)計(jì)方式，這種設(shè)計(jì)方式向數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì)者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實(shí)現(xiàn)方法，直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次，討論了針對(duì)直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，CSD編碼和系數(shù)分解，以及針對(duì)轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，簡(jiǎn)化加法器圖，并結(jié)合實(shí)例給出了它們的優(yōu)化效果。再次，介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實(shí)現(xiàn)方法，二叉樹和Wallace樹，并在Wallace樹的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu)，這種實(shí)現(xiàn)結(jié)構(gòu)在實(shí)現(xiàn)采樣字長(zhǎng)與系數(shù)字長(zhǎng)均為l比特的FIR濾波器時(shí)，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實(shí)現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點(diǎn)及其適用性，并給出了一個(gè)帶通濾波器的設(shè)計(jì)實(shí)例。 論文的研究成果已應(yīng)用于“北斗一號(hào)”導(dǎo)航定位接收機(jī)中。
標(biāo)簽： FPGA 數(shù)字濾波器 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-08-01
上傳用戶：Andy123456
在無(wú)線通信系統(tǒng)中,信號(hào)在傳輸過(guò)程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來(lái)的信號(hào)畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號(hào)的統(tǒng)計(jì)特性就能對(duì)信道特性進(jìn)行均衡,消除碼間串?dāng)_,成為近年來(lái)通信領(lǐng)域研究的熱點(diǎn)課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因?yàn)樗挠?jì)算復(fù)雜度小,便于實(shí)時(shí)實(shí)現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用Verilog HDL(Hardware Description Language)語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡(jiǎn)要介紹了Bussgang類型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計(jì)流程.并詳細(xì)闡述了基于FPGA的信道盲均衡器的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn),以及分別給出了各個(gè)模塊的結(jié)構(gòu)框圖以及驗(yàn)證結(jié)果.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
上傳時(shí)間： 2013-07-25
上傳用戶：cuibaigao
隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴(kuò)大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴(yán)重,給電力系統(tǒng)和各類用電設(shè)備帶來(lái)危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問題早在20世紀(jì)20年代就引起了人們的注意.近年來(lái),產(chǎn)生諧波的設(shè)備類型及數(shù)量均已劇增,并將繼續(xù)增長(zhǎng),諧波造成的危害也日趨嚴(yán)重.該論文分析比較了傳統(tǒng)測(cè)量諧波裝置和基于FPGA的新型諧波測(cè)量?jī)x器的特性.分析了基于FFT的諧波測(cè)量方法,綜述了可編程元器件的發(fā)展過(guò)程、主要工藝發(fā)展及目前的應(yīng)用情況,并介紹了一種主流硬件描述語(yǔ)言Verilog HDL的語(yǔ)法及其具體應(yīng)用.分析了高速數(shù)字信號(hào)系統(tǒng)的信號(hào)完整性問題,提出了使用FPGA實(shí)現(xiàn)的整合處理器解決高速數(shù)字系統(tǒng)信號(hào)完整性問題的方法,并比較分析了各種主流的整合處理器解決方案的優(yōu)缺點(diǎn).分析了使用實(shí)時(shí)操作系統(tǒng)進(jìn)行復(fù)雜嵌入式系統(tǒng)軟件開發(fā)的優(yōu)缺點(diǎn),并在該系統(tǒng)軟件開發(fā)中成功移植應(yīng)用了實(shí)時(shí)操作系統(tǒng)UCOSII,改造了該操作系統(tǒng)中內(nèi)存管理方式.研究了使用FPGA實(shí)現(xiàn)FFT算法的優(yōu)缺點(diǎn),對(duì)比分析了主要硬件實(shí)現(xiàn)架構(gòu)的性能和優(yōu)缺點(diǎn),提出了一種基于浮點(diǎn)數(shù)的FFT算法FPGA實(shí)現(xiàn)架構(gòu),詳細(xì)設(shè)計(jì)了基于浮點(diǎn)數(shù)的硬件乘法器和加法器.該設(shè)計(jì)架構(gòu)運(yùn)行穩(wěn)定,計(jì)算速度快捷.并通過(guò)實(shí)際仿真驗(yàn)證了該設(shè)計(jì)的正確性和優(yōu)越性.最終通過(guò)以上工作設(shè)計(jì)實(shí)現(xiàn)了一種新型的基于FPGA的諧波測(cè)量?jī)x,該儀器的變送單元和采樣單元通過(guò)實(shí)際型式試驗(yàn)檢驗(yàn),符合設(shè)計(jì)要求.該儀器的FPGA單元通過(guò)系統(tǒng)仿真,符合設(shè)計(jì)要求.
上傳時(shí)間： 2013-04-24
上傳用戶：diertiantang
隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步，基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè)，該領(lǐng)域的收入的年增長(zhǎng)率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù)，也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。 本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對(duì)算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識(shí)別算法，并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時(shí)提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲(chǔ)器以及小鍵盤和LCD顯示屏等器件，設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì)，具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識(shí)別 法的研究 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-28
上傳用戶：hxy200501
單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前應(yīng)用最廣的單片機(jī)之一。 隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門電路的數(shù)量越來(lái)越多，一個(gè)邏輯器件就可以完成本來(lái)要由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢(shì)。 本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對(duì)以下三個(gè)方面研究： (1)FPGA開發(fā)平臺(tái)的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲(chǔ)器，搭建FPGA的硬件開發(fā)平臺(tái)。 (2)用VHDL語(yǔ)言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲(chǔ)器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對(duì)一個(gè)4×4鍵盤的監(jiān)測(cè)掃描、鍵盤確認(rèn)、按鍵識(shí)別等應(yīng)用。
標(biāo)簽： FPGA 8051 單片機(jī) IP核
上傳時(shí)間： 2013-04-24
上傳用戶：1417818867
隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開發(fā)設(shè)計(jì)開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個(gè)行業(yè)開始得到了廣泛的應(yīng)用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來(lái)越廣泛的應(yīng)用前景。 該論文在研究了大量國(guó)內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上，總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu)，包括總線結(jié)構(gòu)，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細(xì)分析了該設(shè)計(jì)采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計(jì)出了一個(gè)32位RISC軟核處理器，這個(gè)軟核處理器采用五級(jí)流水線結(jié)構(gòu)，能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作，以及它們的組合操作。通過(guò)軟件仿真和在Altera的FPGA開發(fā)板上進(jìn)行驗(yàn)證，證明了所設(shè)計(jì)的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的MIPS指令集，運(yùn)行速度能達(dá)到30MHz，功能良好。 通過(guò)對(duì)所設(shè)計(jì)對(duì)象特點(diǎn)及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設(shè)計(jì)與仿真驗(yàn)證的環(huán)境。在設(shè)計(jì)方法上，該課題采用了自頂向下的設(shè)計(jì)方法。在設(shè)計(jì)過(guò)程中采用了邊設(shè)計(jì)邊驗(yàn)證這種設(shè)計(jì)與驗(yàn)證相結(jié)合的設(shè)計(jì)流程，大大提高了設(shè)計(jì)的可靠性。該課題在設(shè)計(jì)過(guò)程中還提出了兩個(gè)有效的設(shè)計(jì)思路：第一是在32位寄存器的設(shè)計(jì)中利用FPGA的內(nèi)部RAM資源來(lái)設(shè)計(jì)，減少了傳輸延時(shí)，提高了運(yùn)行速度，并大大減少了對(duì)FPGA內(nèi)部資源的占用；第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計(jì)方法，使得設(shè)計(jì)可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件，以達(dá)到需求與性能的統(tǒng)一。這兩個(gè)方法都有效地解決了設(shè)計(jì)中出現(xiàn)的問題，提高了處理器的性能。
上傳時(shí)間： 2013-07-21
上傳用戶：caozhizhi
現(xiàn)代IC設(shè)計(jì)中，隨著設(shè)計(jì)規(guī)模的擴(kuò)大和復(fù)雜度的增長(zhǎng)，驗(yàn)證成為最嚴(yán)峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計(jì)中，很難用單一的驗(yàn)證方法來(lái)對(duì)復(fù)雜芯片進(jìn)行有效的驗(yàn)證，為了將設(shè)計(jì)錯(cuò)誤減少到可接受的最小量，需要將一系列的驗(yàn)證方法和工具結(jié)合起來(lái)。 在64位全定制嵌入式CPU設(shè)計(jì)過(guò)程中，使用了多種驗(yàn)證技術(shù)和方法，并將FPGA驗(yàn)證作為ASIC驗(yàn)證的重要補(bǔ)充，加強(qiáng)了設(shè)計(jì)正確的可靠性。 論文首先介紹了64位CPU的結(jié)構(gòu)，結(jié)合選用的Xilinx的Virtex
上傳時(shí)間： 2013-04-24
上傳用戶：003030
移動(dòng)通信是目前通信技術(shù)中發(fā)展最快的領(lǐng)域之一，CDMA技術(shù)憑借其良好的抗噪性、保密性和低功率等優(yōu)勢(shì)成為第三代移動(dòng)通信的關(guān)鍵技術(shù)。目前大規(guī)模可編程邏輯器件FPGA為CDMA移動(dòng)通信系統(tǒng)的設(shè)計(jì)提供了新的技術(shù)手段。 本文在深入分析CDMA通信系統(tǒng)的原理和特點(diǎn)的基礎(chǔ)上，提出了CDMA基站基帶系統(tǒng)的總體設(shè)計(jì)方案，論述了CDMA基站基帶系統(tǒng)前向鏈路和反向鏈路中各個(gè)信號(hào)處理模塊的工作原理，對(duì)CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發(fā)生器、基帶成形濾波器、QPSK調(diào)制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統(tǒng)的各個(gè)模塊進(jìn)行了基于FPGA的建模和設(shè)計(jì)，取得了一些有價(jià)值的階段性成果。這些對(duì)CDMA移動(dòng)通信系統(tǒng)進(jìn)行深入探索、研究和設(shè)計(jì)，具有一定的學(xué)術(shù)意義和應(yīng)用價(jià)值。
標(biāo)簽： FPGA CDMA 基站 基帶系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：daguda
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
