基于saber2007仿真的移相全橋DC-DC變換器，單路原理圖，使用UC3875芯片.zip
標簽： DC-DC變換器
上傳時間： 2022-06-28
上傳用戶：
基于FPGA的高速異步FIFO的設計與實現
標簽： fpga 高速異步fifo
上傳時間： 2022-07-10
上傳用戶：zhanglei193
本文主要研究的是一個基于ARM7最小系統的研究設計，本系統主要由LPC2210，以及復位電路、晶振電路、程序存儲器、蜂鳴器等部分組成。本系統的特點是性能高、成本低并且耗能小等特點。 主要研究內容： ? 1 以高速低功耗的ARM作為控制核心，設計ARM最小系統的有關軟硬件； ? 2 MCU與存儲器和串行通信的接口設計； ? 3 與計算機進行通信的軟硬件設計
標簽： ARM7 最小系統
上傳時間： 2013-04-24
上傳用戶：qoovoop
隨著電力系統自動化水平的提高以及新的變電站通信標準IEC61850的正式頒布，研究新型數字保護裝置已經變的刻不容緩。本論文圍繞設計和研制一套能符合IEC61850標準下變電站應用的新型數字保護裝置這一課題，主要研究以太網通信在數字保護中應用的可行性并參與設計基于雙網冗余的高速以太網通信網絡的網絡化數字保護平臺，在基于網絡化數字保護平臺上移植嵌入式操作系統Vxworks，討論基于VxWorks的微機保護任務的劃分并詳細介紹了實現饋線保護的功能和試驗測試結果。 論文開始概述了目前國內外數字繼電保護產品技術的發展現狀并簡單分析了變電站自動化通信網絡和系統標準IEC61850，對未來保護裝置發展趨勢進行了展望，明確了微機繼電保護裝置網絡化、平臺化、標準化的發展方向。本課題組研制的網絡化數字保護裝置則充分的考慮了IEC61850標準分層的意義和未來變電站自動化系統發展的必然趨勢，其研究對變電站改造和建設符合lEC61850標準的變電站自動化系統有重要意義。 論文首先分析數字式繼電保護裝置硬件平臺的發展過程，介紹了基于以太網通信技術的通用網絡化數字保護硬件平臺設計構想，并說明了全網絡化數字保護平臺的優點。全網絡化數字保護平臺采用模件化設計，整個裝置具體功能模件包括交流變換模件、數據采集模件、數據計算和邏輯處理模件、開入開出模件、以太網Hub模件、電源模件以及人機接口模件。 其次，概述以太網通信技術的發展和技術特點，并分析以太網通信技術應用于變電站自動化系統的可行性。根據提高以太網通信實時性的研究現狀，介紹雙網冗余高速以太網通信方案的實現，特別詳細闡述了基于以太網控制芯片LAN91Clll的以太網通信接口的設計，給出LAN91C111的初始化、以太網通信發送模塊以及以太網通信中斷接受模塊的流程。 再次，分析了在繼電保護產品軟件系統中應用前后臺系統和嵌入式實時操作系統的區別，闡明在繼電保護硬件平臺上應用嵌入式實時操作系統VxWorks的優勢。并重點闡述在嵌入式處理器AT91RM9200上移植VxWorks實時操作系統的過程。 論文分析了數字繼電保護軟件任務劃分的基本原則，合理劃分數字保護的任務和任務優先級，并通過調試工具WindView驗證任務調度的正確性。詳細的介紹網絡化數字保護平臺上實現饋線保護的具體功能和保護邏輯，最后通過試驗測試，證明裝置各項性能優越。 最后，對本論文所開展的工作作了總結，并對進一步研究的方向進行了展望。
標簽： 嵌入式 實時操作系統 保護裝置
上傳用戶：jiiszha
藍牙（Bluetooth）技術是近年來國外先進國家研究發展最快的短程無線通信技術之一，能夠廣泛地應用于工業短距離無線控制裝置、近距離移動無線控制設備、機器人控制、辦公自動化及多媒體娛樂設備等局部范圍內無線數據傳輸的領域中。在我國,由于對藍牙技術的研究還處于研究開發的初級階段, 還沒有形成藍牙數據短距離無線通信的一套開放性應用標準。 在無線音頻傳輸領域內，傳統的基于模擬調制方式的無線音頻傳輸由于抗干擾能力較差，傳輸的音頻質量會受到較大的影響，而國內市場上的藍牙音頻產品僅支持單聲道語音傳輸。所以，對基于藍牙技術的高品質多通道音頻傳輸技術的研究將具有一定的技術創新性，在無線音頻傳輸領域也具有較為廣闊的市場前景。 本文以嵌入式藍牙技術與音頻信號傳輸系統為研究開發課題，參考國外藍牙技術協議標準,利用功能模塊單元與嵌入式技術,目標是研制一種基于嵌入式開發應用的高品質雙聲道藍牙無線音頻傳輸系統。本系統通過對雙聲道線性模擬音源的數字化MP3編解碼處理，結合基于嵌入式應用的簡化后的HCI層藍牙應用協議，實現了藍牙信道帶寬內的高品質雙聲道音頻信號點對點的傳輸。 在硬件設計上，系統采用了模塊化設計思想。發送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負責音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負責MP3數據幀的高速傳輸以及藍牙接口協議控制；無線模塊采用藍牙單芯片解決方案（集成藍牙射頻、基帶和鏈路管理等），負責MP3數據幀的射頻發送和接收。模塊與模塊之間采用工業標準接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍牙模塊之間采用DMA方式的通用異步串口（UART）。 在軟件設計上，系統主要由藍牙協議解釋、傳輸控制和芯片驅動三部分構成。在藍牙協議解釋上，系統采用了基于HCI層的ACL數據包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數據傳輸技術；芯片驅動主要指對MAS3587的基本配置。 對目標系統的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結果表明，輸入音源在經過MP3編碼、發射、接收及MP3解碼后，音頻質量基本上沒受影響，實際雙聲道音質接近于CD音質，而無線傳輸的可靠性遠高于模擬無線音頻傳輸，幾乎沒有斷音與錯音，充分體現了嵌入式藍牙無線技術的優勢。
標簽： 嵌入式 傳輸 藍牙技術
上傳時間： 2013-05-27
上傳用戶：稀世之寶039
隨著雷達、圖像、通信等領域對信號高速處理的要求，研究人員正尋求高速的數字信號處理算法，以滿足這種高速地處理數據的需要。常用的高速實時數字信號處理的器件有ASIC、可編程的數字信號處理芯片、FPGA，等等。 本文研究了時域FPGA上實現高速高階FIR數字濾波器結構，并實現了高壓縮比的LFM脈沖信號的匹配濾波。文章根據FIR數字濾波器理論，分析比較實現了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設計了高速高階FIR濾波器。并詳細進行了分析；設計出了一個256階的線性調頻脈沖壓縮信號的匹配濾波器設計實例，并用ModelSim軟件進行了仿真。
標簽： FPGA FIR 濾波器設計
上傳時間： 2013-07-18
上傳用戶：yt1993410
電火花線切割加工是一種高精度和高柔性的加工方法，在模具制造、成形刀具加工、難加工材料和精密復雜零件的加工等方面得到了廣泛的應用。數控系統是數控機床的核心，開發出低成本、高效率的開放式電火花線切割加工數控系統具有十分重要的現實意義。 本文首先提出了基于ARM及嵌入式Linux的往復走絲電火花線切割數控系統的開發方案。采用ARM微處理器+AVR單片機接口電路作為電火花線切割數控系統的硬件平臺。 通過構建2.6內核版本的嵌入式Linux系統，并將嵌入式GUI解決方案QtopiaCore4移植到該系統，建立了交叉編譯環境，在此基礎上成功地開發了高速走絲電火花線切割加工數控系統軟件原型，并設計了單片機接口電路，使用C語言編寫了相應的控制程序，實現了數控軸驅動步進電機的控制。 最后，本文建立了數控系統的調試環境，并對開發的數控系統軟件進行了聯機調試、系統軟件測試和實例加工。測試和實例加工結果表明，基于ARM和嵌入式Linux的電火花線切割加工數控系統技術途徑的可行性，并實現了預期的數控功能。
標簽： Linux ARM 嵌入式 線切割
上傳用戶：wsh1985810
在鋼鐵制造工業中，高溫熔化狀態鋼水中的鋼渣檢測問題是一直以來未能很好解決的難題，鋼渣是鋼鐵冶煉過程中的副產品，鋼渣本身會直接降低鑄坯質量進而影響生產出的鋼材質量，另外鋼渣也會破壞鋼鐵連鑄生產連續性給鋼廠效益帶來負面效應。因此連鑄過程中鋼渣檢測是一個具有較大生產實際意義的研究課題。 本文以鋼包到中間包敞開式澆注過程中，保護澆注后期移除長水口后澆注過程中的鋼水下渣檢測為研究對象。在調研了國內外下渣檢測技術與下渣檢測設備的應用情況后，提出了一套將嵌入式技術與紅外熱像檢測技術相結合的鋼水下渣檢測系統的解決方案，并搭建了系統的原型：硬件系統平臺以紅外熱像探測器為系統的傳感器，以ARM7嵌入式微處理器與DSP數字信號處理器為系統運算處理核心；軟件系統平臺包含基于在ARM7上移植的μC/OS-Ⅱ嵌入式操作系統構建的嵌入式應用程序，以及基于DSP各類支持庫的嵌入式應用程序。該下渣檢測系統設計方案具有非接觸式檢測、低成本、系統自成一體、直觀顯示鋼水注液狀態、量化鋼渣含量等特點，能夠協助現場工作人員檢測和判斷下渣，有效減少連鑄過程中鋼包到中間包的下渣量。 本文首先，介紹了課題研究的背景，明確了研究對象，分析了連鑄過程中的鋼水下渣問題，調研了現有的連鑄過程中鋼包到中間包的鋼水下
標簽： ARM DSP 紅外熱像 檢測
上傳時間： 2013-05-25
上傳用戶：斷點PPpp
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設計方法，開發了一款基于PCI總線的高速數據采集卡。本數據采集系統中，采用PLX公司生產的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數據采集的前端和PCI總線的數據緩沖。用ALTERA公司生產的Cyclone系列FPGA實現PCI接口芯片PLX9080的時序邏輯、對數據采集通道的前端控制以及對SDRAM的讀寫控制。 在本論文將重點放在了用硬件描述語言Verilog進行FPGA硬件邏輯編程上。本論文按照自頂向下的設計方法，詳細論述了PCI接口轉化電路模塊、SDRAM存儲片子讀寫控制電路模塊、FPGA內部寄存器讀寫控制電路模塊以及用于RF端的自動增益控制電路AGC模塊的設計。
標簽： WCDMA FPGA PCI 總線
上傳用戶：yhm_all
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手，研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優化設計，提出了從AES算法本身和其結構兩個方面進行優化的方法，在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計；在密鑰擴展上的優化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執行；加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計，基于ARM核嵌入式系統的ADS開發環境，提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規則，在集成開發環境下對算法進行了實現，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法，使算法具有較高的加密速度。
標簽： ARM AES 嵌入式系統 算法優化
上傳用戶：liansi
蟲蟲下載站版權所有 京ICP備2021023401號-1
