亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

外殼

  • 一種DDS任意波形發生器的ROM優化方法

    提出了一種改進的基于直接頻率合成技術(DDS)的任意波形發生器在現場可編程門陣列(FPGA)上的實現方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數據寫入片外存儲器,當調用時再將相應的數據移入FPGA的片上RAM,取代分區塊的將所有類型波形數據同時存儲在片上RAM中的傳統方法;再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性,通過硬件反相器對波形數據和尋址地址值進行處理,實現了以1/4的數據量還原出精度不變的模擬信號,從而將整體的存儲量減小為原始設計方案的5%。經驗證,這種改進方法正確可行,能夠大大降低開發成本。

    標簽: DDS ROM 任意波形發生器

    上傳時間: 2013-12-25

    上傳用戶:日光微瀾

  • Pads Router布線技巧分享

        當設計高速信號PCB或者復雜的PCB時,常常需要考慮信號的干擾和抗干擾的問題,也就是設計這樣的PCB時,需要提高PCB的電磁兼容性。為了實現這個目的,除了在原理圖設計時增加抗干擾的元件外,在設計PCB時也必須考慮這個問題,而最重要的實現手段之一就是使用高速信號布線的基本技巧和原則。   高速信號布線的基本技巧包括控制走線長度、蛇形布線、差分對布線和等長布線,使用這些基本的布線方法,可以大大提高高速信號的質量和電磁兼容性。下面分別介紹這些布線方法的設置和操作。

    標簽: Router Pads 布線技巧

    上傳時間: 2013-11-08

    上傳用戶:座山雕牛逼

  • 數字與模擬電路設計技巧

    數字與模擬電路設計技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外,幾乎所有的電路都是由半導體組件所構成,雖然半導體組件高速、高頻化時會有EMI的困擾,不過為了充分發揮半導體組件應有的性能,電路板設計與封裝技術仍具有決定性的影響。 模擬與數字技術的融合由于IC與LSI半導體本身的高速化,同時為了使機器達到正常動作的目的,因此技術上的跨越競爭越來越激烈。雖然構成系統的電路未必有clock設計,但是毫無疑問的是系統的可靠度是建立在電子組件的選用、封裝技術、電路設計與成本,以及如何防止噪訊的產生與噪訊外漏等綜合考慮。機器小型化、高速化、多功能化使得低頻/高頻、大功率信號/小功率信號、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數字電路,經常出現在同一個高封裝密度電路板,設計者身處如此的環境必需面對前所未有的設計思維挑戰,例如高穩定性電路與吵雜(noisy)性電路為鄰時,如果未將噪訊入侵高穩定性電路的對策視為設計重點,事后反復的設計變更往往成為無解的夢魘。模擬電路與高速數字電路混合設計也是如此,假設微小模擬信號增幅后再將full scale 5V的模擬信號,利用10bit A/D轉換器轉換成數字信號,由于分割幅寬祇有4.9mV,因此要正確讀取該電壓level并非易事,結果造成10bit以上的A/D轉換器面臨無法順利運作的窘境。另一典型實例是使用示波器量測某數字電路基板兩點相隔10cm的ground電位,理論上ground電位應該是零,然而實際上卻可觀測到4.9mV數倍甚至數十倍的脈沖噪訊(pulse noise),如果該電位差是由模擬與數字混合電路的grand所造成的話,要測得4.9 mV的信號根本是不可能的事情,也就是說為了使模擬與數字混合電路順利動作,必需在封裝與電路設計有相對的對策,尤其是數字電路switching時,ground vance noise不會入侵analogue ground的防護對策,同時還需充分檢討各電路產生的電流回路(route)與電流大小,依此結果排除各種可能的干擾因素。以上介紹的實例都是設計模擬與數字混合電路時經常遇到的瓶頸,如果是設計12bit以上A/D轉換器時,它的困難度會更加復雜。

    標簽: 數字 模擬電路 設計技巧

    上傳時間: 2013-11-16

    上傳用戶:731140412

  • 差分阻抗

    當你認為你已經掌握了PCB 走線的特征阻抗Z0,緊接著一份數據手冊告訴你去設計一個特定的差分阻抗。令事情變得更困難的是,它說:“……因為兩根走線之間的耦合可以降低有效阻抗,使用50Ω的設計規則來得到一個大約80Ω的差分阻抗!”這的確讓人感到困惑!這篇文章向你展示什么是差分阻抗。除此之外,還討論了為什么是這樣,并且向你展示如何正確地計算它。 單線:圖1(a)演示了一個典型的單根走線。其特征阻抗是Z0,其上流經的電流為i。沿線任意一點的電壓為V=Z0*i( 根據歐姆定律)。一般情況,線對:圖1(b)演示了一對走線。線1 具有特征阻抗Z11,與上文中Z0 一致,電流i1。線2具有類似的定義。當我們將線2 向線1 靠近時,線2 上的電流開始以比例常數k 耦合到線1 上。類似地,線1 的電流i1 開始以同樣的比例常數耦合到線2 上。每根走線上任意一點的電壓,還是根據歐姆定律,

    標簽: 差分阻抗

    上傳時間: 2013-10-20

    上傳用戶:lwwhust

  • pcb layout design(臺灣硬件工程師15年經驗

    PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

    標簽: layout design pcb 硬件工程師

    上傳時間: 2013-10-22

    上傳用戶:pei5

  • 電路板布局原則

    電路板布局………………………………………42.1 電源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 兩層板和四層板………………………………………………………42.1.3 單層板和二層板設計中的微處理器地……………………………….42.1.4 信號返回地……………………………………………………………52.1.5 模擬數字和高壓…………………………………………………….52.1.6 模擬電源引腳和模擬參考電壓……………………………………….52.1.7 四層板中電源平面因該怎么做和不應該怎么做…………………….52.2 兩層板中的電源分配……………………………………………………….62.2.1 單點和多點分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格柵化地……………………………………………………………….72.2.4 旁路和鐵氧體磁珠……………………………………………………92.2.5 使噪聲靠近磁珠……………………………………………………..102.3 電路板分區………………………………112.4 信號線……………………………………………………………………...122.4.1 容性和感性串擾……………………………………………………...122.4.2 天線因素和長度規則………………………………………………...122.4.3 串聯終端傳輸線…………………………………………………..132.4.4 輸入阻抗匹配………………………………………………………...132.5 電纜和接插件……………………………………………………………...132.5.1 差模和共模噪聲……………………………………………………...142.5.2 串擾模型……………………………………………………………..142.5.3 返回線路數目……………………………………..142.5.4 對板外信號I/O的建議………………………………………………142.5.5 隔離噪聲和靜電放電ESD ……………………………………….142.6 其他布局問題……………………………………………………………...142.6.1 汽車和用戶應用帶鍵盤和顯示器的前端面板印刷電路板………...152.6.2 易感性布局…………………………………………………………...15

    標簽: 電路板 布局

    上傳時間: 2013-10-10

    上傳用戶:dudu1210004

  • 印刷電路板設計原則

    減小電磁干擾的印刷電路板設計原則 內 容 摘要……1 1 背景…1 1.1 射頻源.1 1.2 表面貼裝芯片和通孔元器件.1 1.3 靜態引腳活動引腳和輸入.1 1.4 基本回路……..2 1.4.1 回路和偶極子的對稱性3 1.5 差模和共模…..3 2 電路板布局…4 2.1 電源和地…….4 2.1.1 感抗……4 2.1.2 兩層板和四層板4 2.1.3 單層板和二層板設計中的微處理器地.4 2.1.4 信號返回地……5 2.1.5 模擬數字和高壓…….5 2.1.6 模擬電源引腳和模擬參考電壓.5 2.1.7 四層板中電源平面因該怎么做和不應該怎么做…….5 2.2 兩層板中的電源分配.6 2.2.1 單點和多點分配.6 2.2.2 星型分配6 2.2.3 格柵化地.7 2.2.4 旁路和鐵氧體磁珠……9 2.2.5 使噪聲靠近磁珠……..10 2.3 電路板分區…11 2.4 信號線……...12 2.4.1 容性和感性串擾……...12 2.4.2 天線因素和長度規則...12 2.4.3 串聯終端傳輸線…..13 2.4.4 輸入阻抗匹配...13 2.5 電纜和接插件……...13 2.5.1 差模和共模噪聲……...14 2.5.2 串擾模型……..14 2.5.3 返回線路數目..14 2.5.4 對板外信號I/O的建議14 2.5.5 隔離噪聲和靜電放電ESD .14 2.6 其他布局問題……...14 2.6.1 汽車和用戶應用帶鍵盤和顯示器的前端面板印刷電路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 電纜和屏蔽旁路………………..16 4 總結…………………………………………17 5 參考文獻………………………17  

    標簽: 印刷電路板 設計原則

    上傳時間: 2013-10-24

    上傳用戶:18165383642

  • 華碩內部的PCB基本規范

    PCB LAYOUT 基本規範項次 項目 備註1 一般PCB 過板方向定義:􀀹 PCB 在SMT 生產方向為短邊過迴焊爐(Reflow), PCB 長邊為SMT 輸送帶夾持邊.􀀹 PCB 在DIP 生產方向為I/O Port 朝前過波焊爐(Wave Solder), PCB 與I/O 垂直的兩邊為DIP 輸送帶夾持邊.1.1 金手指過板方向定義:􀀹 SMT: 金手指邊與SMT 輸送帶夾持邊垂直.􀀹 DIP: 金手指邊與DIP 輸送帶夾持邊一致.2 􀀹 SMD 零件文字框外緣距SMT 輸送帶夾持邊L1 需≧150 mil.􀀹 SMD 及DIP 零件文字框外緣距板邊L2 需≧100 mil.3 PCB I/O port 板邊的螺絲孔(精靈孔)PAD 至PCB 板邊, 不得有SMD 或DIP 零件(如右圖黃色區).PAD

    標簽: PCB 華碩

    上傳時間: 2014-12-24

    上傳用戶:jokey075

  • pcb電磁兼容設計.pdf

    PCB布線對PCB的電磁兼容性影響很大,為了使PCB上的電路正常工作,應根據本文所述的約束條件來優化布線以及元器件/接頭和某些IC所用去耦電路的布局PCB材料的選擇通過合理選擇PCB的材料和印刷線路的布線路徑,可以做出對其它線路耦合低的傳輸線。當傳輸線導體間的距離d小于同其它相鄰導體間的距離時,就能做到更低的耦合,或者更小的串擾(見《電子工程專輯》2000 年第1 期"應用指南")。設計之前,可根據下列條件選擇最經濟的PCB形式:對EMC的要求·印制板的密集程度·組裝與生產的能力·CAD 系統能力·設計成本·PCB的數量·電磁屏蔽的成本當采用非屏蔽外殼產品結構時,尤其要注意產品的整體成本/元器件封裝/管腳樣式、PCB形式、電磁場屏蔽、構造和組裝),在許多情況下,選好合適的PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。

    標簽: pcb 電磁兼容設計

    上傳時間: 2013-11-01

    上傳用戶:dddddd

  • IC封裝製程簡介(IC封裝制程簡介)

    半導體的產品很多,應用的場合非常廣泛,圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為   PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array         雖然半導體元件的外型種類很多,在電路板上常用的組裝方式有二種,一種是插入電路板的銲孔或腳座,如PDIP、PGA,另一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA。    從半導體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導體元件真正的的核心,是包覆在膠體或陶瓷內一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內部的晶片,圖三是以顯微鏡將內部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂,那是使用不當引發過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。   圖四是常見的LED,也就是發光二極體,其內部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負極的腳上,經由銲線連接正極的腳。當LED通過正向電流時,晶片會發光而使LED發亮,如圖六所示。     半導體元件的製作分成兩段的製造程序,前一段是先製造元件的核心─晶片,稱為晶圓製造;後一段是將晶中片加以封裝成最後產品,稱為IC封裝製程,又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節中將簡介這兩段的製造程序。

    標簽: 封裝 IC封裝 制程

    上傳時間: 2014-01-20

    上傳用戶:蒼山觀海

主站蜘蛛池模板: 进贤县| 察雅县| 伊宁县| 同德县| 广河县| 台南县| 呼和浩特市| 枣庄市| 油尖旺区| 泽州县| 达孜县| 四会市| 广饶县| 奎屯市| 潜江市| 杭锦旗| 武胜县| 绵阳市| 遂溪县| 都江堰市| 张家界市| 禄丰县| 肥城市| 汾阳市| 长海县| 汾阳市| 亳州市| 盘锦市| 疏勒县| 茌平县| 贞丰县| 子长县| 武定县| 麻栗坡县| 淮滨县| 东海县| 平乐县| 偏关县| 十堰市| 固阳县| 且末县|