描述了操作系統(tǒng)中多線程和多進(jìn)程的主要優(yōu)缺點(diǎn)，對(duì)于學(xué)習(xí)操作系統(tǒng)有很好幫助。
標(biāo)簽： 多線程 進(jìn)程 比較
上傳時(shí)間： 2013-04-24
上傳用戶：2404
單片機(jī)和c語言多個(gè)項(xiàng)目的經(jīng)驗(yàn)總結(jié)，共享。
標(biāo)簽： 項(xiàng)目 單片機(jī) c語言
上傳時(shí)間： 2013-07-29
上傳用戶：zhf1234
常用封裝尺寸資料(300多個(gè)pdf文件)
標(biāo)簽： 300 封裝尺寸
上傳時(shí)間： 2013-06-28
上傳用戶：longlong12345678
多通道同步數(shù)據(jù)采集系統(tǒng)的典型模型,并針對(duì)醫(yī)療系統(tǒng)設(shè)計(jì)完成了基于ADC0809的多通道同步數(shù)據(jù)采集裝\r\n置,采集綜合運(yùn)用了光耦隔離及抗干擾、自修復(fù)等技術(shù),提高了系統(tǒng)的性價(jià)比。\r\n
標(biāo)簽： 0809 ADC 醫(yī)療系統(tǒng) 多通道
上傳時(shí)間： 2013-08-08
上傳用戶：busterman
異步FIFO是用來適配不同時(shí)鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計(jì)的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實(shí)現(xiàn)了不同時(shí)鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點(diǎn)，使得整個(gè)系統(tǒng)可靠性高和抗干擾能力強(qiáng)，系統(tǒng)可以工作在讀寫時(shí)鐘頻率漂移達(dá)到正負(fù)300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴(kuò)充性。
標(biāo)簽： FIFO GRAY RAM 適配
上傳用戶：13817753084
多功能波形發(fā)生器VHDL程序與仿真\r\nURAT VHDL程序與仿真\r\nASK調(diào)制與解調(diào)VHDL程序及仿真\r\n LCD控制VHDL程序與仿真
標(biāo)簽： VHDL 多功能 仿真 波形發(fā)生器
上傳時(shí)間： 2013-08-09
上傳用戶：pkkkkp
SAR-GMTI_Range_Compression_Implementation_in_FPGAs\\r\\n\\r\\n在多FPGA陣列上實(shí)現(xiàn)SAR距離脈壓，超長(zhǎng)點(diǎn)數(shù)脈壓的FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA SAR 陣列 脈壓
上傳用戶：13160677563
大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,希望有需要的人喜歡
標(biāo)簽： FPGA 大型 多時(shí)鐘 策略
上傳時(shí)間： 2013-08-14
上傳用戶：zhichenglu
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路
標(biāo)簽： Altera FPGA HDLC plus
上傳時(shí)間： 2013-08-16
上傳用戶：ommshaggar
GF_2_m_域乘法器的快速設(shè)計(jì)及FPGA實(shí)現(xiàn)，對(duì)于rs編翼碼的理解和設(shè)計(jì)有幫助
標(biāo)簽： FPGA GF 乘法器
上傳用戶：tangsiyun
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
