亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

多參數(shù)監(jiān)護(hù)儀

  • 用于FPGA的N+0.5分頻代碼

    用于FPGA的N+0.5分頻代碼,可以用來進行非整數分頻!

    標簽: FPGA 0.5 分頻 代碼

    上傳時間: 2013-08-06

    上傳用戶:weixiao99

  • 從硬件和軟件兩方面建立了基于DSP和FPGA的軟件無線電平臺

    從硬件和軟件兩方面建立了基于DSP和FPGA的軟件無線電平臺。重點研究了該實驗平臺多模式\\\\\\\\r\\\\\\\\n數字調制解調的硬件實現結構、軟件實現結構和不同模式之間的切換等,充分體現了軟件無線電系統的靈活性、\\\\\\\\r\\\\\\\\n開放性和兼容性等特點。

    標簽: FPGA DSP 軟件 硬件

    上傳時間: 2013-08-06

    上傳用戶:miaochun888

  • 基于FPGA 的出租車計價器系統設計

    摘要: 本文介紹了基于FPGA 的出租車計價器系統的功能、設計思想和實現, 該設計采用模塊化自上而下的層次化設計,頂\r\n層設計有5 個模塊,各模塊中子模塊采用VHDL 或圖形法設計。在Max+plusⅡ下實現編譯、仿真等,最后成功下載到FPGA 芯\r\n片中。完成了可預置自動計費、自動計程、計時、空車顯示等多功能計價器。由于FPGA 具有高密度、可編程及有強大的軟件\r\n支持等特點,所以該設計具有功能強、靈活和可靠性高等特點,具有一定的實用價值。

    標簽: FPGA 出租車計價器 系統設計

    上傳時間: 2013-08-09

    上傳用戶:Zxcvbnm

  • 利用FPGA驅動LED顯示

    FPGA驅動LED顯示:運用硬件描述語言(如VHDL)設計一個顯示譯碼驅動器,即將要顯示的字符譯成8段碼。由于FPGA有相當多的引腳端資源,如果顯示的位數N較少,可以直接使用靜態顯示方式,即將每一個數碼管都分別連接到不同的8個引腳線上,共需要8×N條引腳線控制.

    標簽: FPGA LED 驅動

    上傳時間: 2013-08-10

    上傳用戶:Amygdala

  • 對硅微諧振式加速度計的數據采集電路開展研究工作

    項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號,因此硅微諧振式加速度計數據采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是:實現10ms內對中心諧振頻率為20kHz、標度因數為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計輸出的頻率信號的測量,等效測量誤差為±1mg。電路的控制核心為單片機,具有串行接口以便將測量結果傳送給PC機從而分析、保存測量結果。\\r\\n按研究內容設計了軟硬件。軟件采用多周期同步法

    標簽: 硅微 加速度計 數據采集電路 諧振式

    上傳時間: 2013-08-11

    上傳用戶:csgcd001

  • 大型設計中FPGA的多時鐘設計策略

    大型設計中FPGA的多時鐘設計策略,希望有需要的人喜歡

    標簽: FPGA 大型 多時鐘 策略

    上傳時間: 2013-08-14

    上傳用戶:zhichenglu

  • 采用Altera公司的FPGA芯片,在MAX+plus II軟件平臺上實現多路HDLC電路

    采用Altera公司的FPGA芯片,在MAX+plus II軟件平臺上實現多路HDLC電路

    標簽: Altera FPGA HDLC plus

    上傳時間: 2013-08-16

    上傳用戶:ommshaggar

  • 多款FPGA CPLD開發板的原理圖

    多款FPGA CPLD開發板的原理圖,很好的線路設計參考

    標簽: FPGA CPLD 開發板 原理圖

    上傳時間: 2013-08-18

    上傳用戶:shanml

  • 基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼

    基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼,其功能主要有:時間設置,時間顯示,跑表,分頻,日期設置,日期顯示等

    標簽: Verilog FPGA HDL 多功能

    上傳時間: 2013-08-18

    上傳用戶:問題問題

  • 一種基于FPGA實現的FFT結構

    一種基于FPGA實現的FFT結構\\r\\n調從基本元器件開始的計算機硬件系統的設計與實現,大多設置在自動控制系,形成了與應用系統結合的計算機教育。 1966年多處理器平臺FPGA 學習目標 (1) 理解為什么嵌入式系統使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

    標簽: FPGA FFT

    上傳時間: 2013-08-20

    上傳用戶:linlin

主站蜘蛛池模板: 庆元县| 庆阳市| 莆田市| 新龙县| 鹤岗市| 南陵县| 射阳县| 商城县| 丹江口市| 蒙山县| 龙川县| 杭锦旗| 界首市| 南澳县| 岚皋县| 白河县| 永泰县| 台东县| 鄱阳县| 疏附县| 凤冈县| 安国市| 宜州市| 吴桥县| 大冶市| 阳春市| 宜宾县| 南投县| 泰宁县| 克什克腾旗| 工布江达县| 东方市| 中山市| 潼南县| 柏乡县| 昌吉市| 定安县| 汉川市| 乌苏市| 宁明县| 沈丘县|