摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應(yīng)用靈活的的多路視頻信號的合成技術(shù)和數(shù)字圖像處理算法，實現(xiàn)實時處理多路視頻數(shù)據(jù)。
上傳時間： 2013-11-21
上傳用戶：pei5
多層線路板設(shè)計
標(biāo)簽： 多層 線路板設(shè)計
上傳時間： 2013-11-20
上傳用戶：love1314
用FPGA設(shè)計多功能數(shù)字鐘
上傳時間： 2013-10-27
上傳用戶：ommshaggar
基于DDS的多波形信號發(fā)生器設(shè)計
上傳時間： 2013-10-15
上傳用戶：zhishenglu
本文介紹了在大規(guī)模FPGA設(shè)計中可以提高綜合效率和效果的多點綜合技術(shù)，本文適合大規(guī)模FPGA的設(shè)計者和Synplify pro的用戶閱讀。
上傳時間： 2013-11-04
上傳用戶：變形金剛
基于Actel FPGA 的多串口擴(kuò)展設(shè)計采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計，把若干接口電路的功能集成到A3P030 中，實現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計靈活性高，可根據(jù)需求靈活實現(xiàn)并行總線擴(kuò)展三路UART 或者SPI 擴(kuò)展三路UART，波特率可以靈活設(shè)置。
標(biāo)簽： Actel FPGA 多串口 擴(kuò)展設(shè)計
上傳時間： 2013-11-03
上傳用戶：924484786
【摘要】本文結(jié)合作者多年的印制板設(shè)計經(jīng)驗，著重印制板的電氣性能，從印制板穩(wěn)定性、可靠性方面，來討論多層印制板設(shè)計的基本要求。【關(guān)鍵詞】印制電路板；表面貼裝器件；高密度互連；通孔【Key words】Printed Circuit Board；Surface Mounting Device；High Density Interface；Via一．概述印制板（PCB－Printed Circuit Board）也叫印制電路板、印刷電路板。多層印制板，就是指兩層以上的印制板，它是由幾層絕緣基板上的連接導(dǎo)線和裝配焊接電子元件用的焊盤組成，既具有導(dǎo)通各層線路，又具有相互間絕緣的作用。隨著SMT（表面安裝技術(shù)）的不斷發(fā)展，以及新一代SMD（表面安裝器件）的不斷推出，如QFP、QFN、CSP、BGA（特別是MBGA），使電子產(chǎn)品更加智能化、小型化，因而推動了PCB工業(yè)技術(shù)的重大改革和進(jìn)步。自1991年IBM公司首先成功開發(fā)出高密度多層板（SLC）以來，各國各大集團(tuán)也相繼開發(fā)出各種各樣的高密度互連（HDI）微孔板。這些加工技術(shù)的迅猛發(fā)展，促使了PCB的設(shè)計已逐漸向多層、高密度布線的方向發(fā)展。多層印制板以其設(shè)計靈活、穩(wěn)定可靠的電氣性能和優(yōu)越的經(jīng)濟(jì)性能，現(xiàn)已廣泛應(yīng)用于電子產(chǎn)品的生產(chǎn)制造中。下面，作者以多年設(shè)計印制板的經(jīng)驗，著重印制板的電氣性能，結(jié)合工藝要求，從印制板穩(wěn)定性、可靠性方面，來談?wù)劧鄬又瓢逶O(shè)計的基本要領(lǐng)。
上傳時間： 2013-10-08
上傳用戶：zhishenglu
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設(shè)計方法和實現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實驗測試,給出了實驗波形。結(jié)果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-17
上傳用戶：123456wh
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-17
上傳用戶：hxy200501
本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實際的數(shù)字鐘顯示中。 關(guān)鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時間： 2013-11-10
上傳用戶：hz07104032
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
