本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中。 關鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上傳時間： 2013-11-10
上傳用戶：hz07104032
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
根據半實物仿真的特點和優點，本文提出了基于半實物仿真系統的多假目標航跡欺騙研究的優勢和價值。然后從實現多假目標航跡欺騙的必要條件、航跡欺騙產生的原理、多假目標欺騙的參數匹配、多目標欺騙航跡的數據預算4個方面詳細闡述了多假目標航跡欺騙原理，以及對半實物仿真系統的組成、軟硬件設計特點進行了介紹，最后通過半實物仿真系統驗證了兩批假目標預定航跡的真實性和置信度，結果證明這種方式對研究多假目標航跡欺騙技術和戰術應用的可行性和有效性。
標簽： 半實物仿真
上傳時間： 2013-11-11
上傳用戶：攏共湖塘
電子技術課程設計---多路溫度采集監控系統的硬件設計
上傳時間： 2013-11-22
上傳用戶：氣溫達上千萬的
一種快速查詢多點DS18B20溫度的方法
上傳時間： 2013-10-09
上傳用戶：hzht
自適應多速率AMR技術剖析 自適應多速率AMR技術剖析
上傳時間： 2013-10-22
上傳用戶：司令部正軍級
多電平PWM控制技術是多電平變換器的核心內容，多電平PWM控制方法一般有多電平載波PWM控制方法，多電平空間矢量PWM控制方法，以及其他的優化PWM控制方法，本文對已有的多電平PWM控制方法進行了歸納和分析。
上傳時間： 2013-10-29
上傳用戶：yangzhiwei
PSDZJ系列多功能真空濾油機 產品概述 PSDZJ系列多功能真空濾油機是電力維修部門現場檢修各類高低壓（ 500KV 以下）輸變電設備用絕緣油的理想設備。該系列產品，移動方便，各項技術指標達到國內同類產品先進水平，部分指標居國內領先水平 ，采用全封閉濾油方式。可帶電作業，可同時干燥變壓器等設備中的濕氣，廣泛用于電廠，工礦企業凈化變壓器油、透平油、液壓油、互感器油、開關油、冷凍油等油液中的水分，氣體和雜質微粒。
上傳時間： 2013-10-31
上傳用戶：xiaoxiang
本設計系統地介紹了基于DS18B20的多點溫度測量系統的組成、設計方案、電路原理、程序設計以及系統仿真過程。DS18B20多點溫度測量系統是以AT89C51單片機作為控制核心，智能溫度傳感DS18B20為控制對象，運用匯編語言編程實現系統的各種功能。 該系統由單片機最小系統、傳感器電路、報警電路、LCD顯示電路、行列式鍵盤電路、電源電路六大部分組成。借助PROTEUS軟件，實現了系統電路設計和仿真。它適用于電力工業、煤礦、森林、火災、高層建筑等場所，還可以用于環境惡劣的工業控制現場。通過DS18B20的單總線技術，實現對遠程環境的溫度測量與監控。
上傳時間： 2015-01-03
上傳用戶：wpt
