亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

多曲線顯示

  • 基于FPGA的多功能多路舵機控制器的實現

    伺服舵機作為基本的輸出執行機構廣泛應用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產生舵機的控制信號舊。應 用模擬電路產生PWM信號，應用的元器件較多， 會增加電路的復雜程度；若用單片機產生PWM信 號，當信號路數較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執 行的，會產生較大的延遲，從而使PWM信號波形 不穩，導致舵機發生顫振。

    標簽： FPGA 多功能 多路 舵機

    上傳時間： 2014-12-28

    上傳用戶：ainimao

  • 用FPGA設計多功能數字鐘

    用FPGA設計多功能數字鐘

    標簽： FPGA 多功能 數字

    上傳時間： 2013-11-16

    上傳用戶：1234567890qqq

  • 基于DDS的多波形信號發生器設計

    基于DDS的多波形信號發生器設計

    標簽： DDS 多波形 信號發生器

    上傳時間： 2013-11-08

    上傳用戶：kqc13037348641

  • 大規模FPGA設計中的多點綜合技術

      本文介紹了在大規模FPGA設計中可以提高綜合效率和效果的多點綜合技術，本文適合大規模FPGA的設計者和Synplify pro的用戶閱讀。  

    標簽： FPGA 大規模 多點

    上傳時間： 2013-11-23

    上傳用戶：lbbyxmraon

  • 基于Actel FPGA的多串口擴展設計

    基于Actel FPGA 的多串口擴展設計采用了Actel 公司高集成度，小體積，低功耗，低系統成本，高安全性和可靠性的小容量FPGA—A3P030 進行設計，把若干接口電路的功能集成到A3P030 中，實現了三路以上的串口擴展。該設計靈活性高，可根據需求靈活實現并行總線擴展三路UART 或者SPI 擴展三路UART，波特率可以靈活設置。

    標簽： Actel FPGA 多串口 擴展設計

    上傳時間： 2013-10-18

    上傳用戶：JIEWENYU

  • Xilinx FPGA全局時鐘資源的使用方法

    目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。  

    標簽： Xilinx FPGA 全局時鐘資源

    上傳時間： 2014-01-01

    上傳用戶：maqianfeng

  • 采用FPGA的多路高壓IGBT驅動觸發器研制

    為有效控制固態功率調制設備,提高系統的可調性和穩定性,介紹了一種基于現場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅動觸發器的設計方法和實現電路。該觸發器可選擇內或外觸發信號,可遙控或本控,能產生多路頻率、寬度和延時獨立可調的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅動觸發器輸出脈沖信號達到了較高的調整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調整,滿足了脈沖發生器的要求,提高了脈沖功率調制系統的性能。

    標簽： FPGA IGBT 多路 驅動

    上傳時間： 2013-10-22

    上傳用戶：zhulei420

  • 基于FPGA的多路高速串并轉換器設計

    高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES

    標簽： FPGA 多路 串并轉換

    上傳時間： 2013-11-03

    上傳用戶：王小奇

  • 基于多核DSP的SDIF雷達信號分選算法實現

    針對實際應用中電子戰設備對雷達信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務并行模式的基礎上，設計了基于TMS320C6678的八核DSP雷達信號分選電路，對密集的雷達信號進行分選。實驗結果表明：該電路可對常規雷達信號實現快速分選，并且分選效果良好，系統可靠性高。

    標簽： SDIF DSP 多核 雷達信號分選

    上傳時間： 2013-10-16

    上傳用戶：攏共湖塘

  • 多載波擴頻通信的Rake接收機理論研究及FPGA實現

    一篇關于Rake接收的很好的論文，多載波擴頻通信的Rake接收機理論研究及FPGA實現。

    標簽： Rake FPGA 多載波 擴頻通信

    上傳時間： 2013-11-09

    上傳用戶：www240697738

主站蜘蛛池模板： 泗洪县| 平果县| 景泰县| 普宁市| 清水县| 松滋市| 泽州县| 海原县| 普兰店市| 桑日县| 关岭| 塘沽区| 敖汉旗| 仁布县| 辉县市| 兰溪市| 大竹县| 诸暨市| 陆川县| 长春市| 晴隆县| 类乌齐县| 霍邱县| 台中市| 紫阳县| 泊头市| 南阳市| 栾川县| 普兰店市| 中超| 河曲县| 沙湾县| 乌苏市| 泰宁县| 富阳市| 盐源县| 洪洞县| 涡阳县| 封丘县| 潞西市| 梁河县|