本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實際的數(shù)字鐘顯示中。 關(guān)鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時間： 2013-11-10
上傳用戶：hz07104032
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點 (光學(xué)點) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-10-29
上傳用戶：1234xhb
根據(jù)半實物仿真的特點和優(yōu)點，本文提出了基于半實物仿真系統(tǒng)的多假目標(biāo)航跡欺騙研究的優(yōu)勢和價值。然后從實現(xiàn)多假目標(biāo)航跡欺騙的必要條件、航跡欺騙產(chǎn)生的原理、多假目標(biāo)欺騙的參數(shù)匹配、多目標(biāo)欺騙航跡的數(shù)據(jù)預(yù)算4個方面詳細(xì)闡述了多假目標(biāo)航跡欺騙原理，以及對半實物仿真系統(tǒng)的組成、軟硬件設(shè)計特點進(jìn)行了介紹，最后通過半實物仿真系統(tǒng)驗證了兩批假目標(biāo)預(yù)定航跡的真實性和置信度，結(jié)果證明這種方式對研究多假目標(biāo)航跡欺騙技術(shù)和戰(zhàn)術(shù)應(yīng)用的可行性和有效性。
標(biāo)簽： 半實物仿真
上傳時間： 2013-11-11
上傳用戶：攏共湖塘
電子技術(shù)課程設(shè)計---多路溫度采集監(jiān)控系統(tǒng)的硬件設(shè)計
標(biāo)簽： 多路 溫度采集監(jiān)控系統(tǒng) 硬件設(shè)計
上傳時間： 2013-11-22
上傳用戶：氣溫達(dá)上千萬的
論文以Altera公司的Cyclone II系列EP2CSQ208為核心芯片，構(gòu)建基于FPGA的SOPC嵌入式硬件平臺，并以此平臺為基礎(chǔ)深入研究SOPC嵌入式系統(tǒng)的硬件設(shè)計和軟件開發(fā)方法，詳細(xì)測試和驗證系統(tǒng)存儲模塊和外圍模塊。同時以嵌入式處理器IP核NioslI為核心，設(shè)計出基于NioslI的視覺控制軟件。在應(yīng)用中引入pc／os．II實時操作系統(tǒng)，介紹了實時操作系統(tǒng)I_tc／OS．II的相關(guān)概念和移植方法，設(shè)計了相關(guān)底層軟件及軌跡圖像識別算法，將具體應(yīng)用程序劃分成多個任務(wù)，最終實現(xiàn)了視覺圖像的實時處理及小車的實時控制。 在本設(shè)計中，圖像采集部分利用SAA7111A視頻解碼芯片完成視頻信號的采集，利用FPGA完成復(fù)雜高速的邏輯控制及時序設(shè)計，將采集的數(shù)字視頻信號存儲在外擴存儲器SRAM中，以供后續(xù)圖像處理。 在構(gòu)建NioslI CPU時，自定制了SRAM控制器、irda紅外接口、OC i2c接口、PWM接口和VGA顯示接口等相關(guān)外設(shè)組件，提供了必要的人機及控制接口，方便系統(tǒng)的控制及調(diào)試。
標(biāo)簽： 嵌入式機器視覺 控制系統(tǒng)
上傳時間： 2013-11-13
上傳用戶：chenhr
一種快速查詢多點DS18B20溫度的方法
上傳時間： 2013-10-09
上傳用戶：hzht
自適應(yīng)多速率AMR技術(shù)剖析 自適應(yīng)多速率AMR技術(shù)剖析
標(biāo)簽： AMR 自適應(yīng)多速率
上傳時間： 2013-10-22
上傳用戶：司令部正軍級
多電平PWM控制技術(shù)是多電平變換器的核心內(nèi)容，多電平PWM控制方法一般有多電平載波PWM控制方法，多電平空間矢量PWM控制方法，以及其他的優(yōu)化PWM控制方法，本文對已有的多電平PWM控制方法進(jìn)行了歸納和分析。
上傳時間： 2013-10-29
上傳用戶：yangzhiwei
PSDZJ系列多功能真空濾油機 產(chǎn)品概述 PSDZJ系列多功能真空濾油機是電力維修部門現(xiàn)場檢修各類高低壓（ 500KV 以下）輸變電設(shè)備用絕緣油的理想設(shè)備。該系列產(chǎn)品，移動方便，各項技術(shù)指標(biāo)達(dá)到國內(nèi)同類產(chǎn)品先進(jìn)水平，部分指標(biāo)居國內(nèi)領(lǐng)先水平 ，采用全封閉濾油方式?？蓭щ娮鳂I(yè)，可同時干燥變壓器等設(shè)備中的濕氣，廣泛用于電廠，工礦企業(yè)凈化變壓器油、透平油、液壓油、互感器油、開關(guān)油、冷凍油等油液中的水分，氣體和雜質(zhì)微粒。
上傳時間： 2013-10-31
上傳用戶：xiaoxiang
一、PAC的概念及軟邏輯技術(shù)二、開放型PAC系統(tǒng)三、應(yīng)用案例及分析四、協(xié)議支持及系統(tǒng)架構(gòu)五、軟件編程技巧&組態(tài)軟件的整合六、現(xiàn)場演示&上機操作。PAC是由ARC咨詢集團的高級研究員Craig Resnick提出的，定義如下:具有多重領(lǐng)域的功能，支持在單一平臺里包含邏輯、運動、驅(qū)動和過程控制等至少兩種以上的功能單一開發(fā)平臺上整合多規(guī)程的軟件功能如HMI及軟邏輯, 使用通用標(biāo)簽和單一的數(shù)據(jù)庫來訪問所有的參數(shù)和功能。軟件工具所設(shè)計出的處理流程能跨越多臺機器和過程控制處理單元, 實現(xiàn)包含運動控制及過程控制的處理程序。開放式, 模塊化構(gòu)架, 能涵蓋工業(yè)應(yīng)用中從工廠的機器設(shè)備到過程控制的操作單元的需求。采用公認(rèn)的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)及語言，允許不同供應(yīng)商之設(shè)備能在網(wǎng)絡(luò)上交換資料。
標(biāo)簽： PAC 開放式 系統(tǒng)設(shè)計
上傳時間： 2014-01-14
上傳用戶：JGR2013
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
