高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-17
上傳用戶：hxy200501
本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實(shí)際的數(shù)字鐘顯示中。 關(guān)鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時(shí)間： 2013-11-10
上傳用戶：hz07104032
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。
上傳時(shí)間： 2013-10-31
上傳用戶：1966640071
根據(jù)半實(shí)物仿真的特點(diǎn)和優(yōu)點(diǎn)，本文提出了基于半實(shí)物仿真系統(tǒng)的多假目標(biāo)航跡欺騙研究的優(yōu)勢和價(jià)值。然后從實(shí)現(xiàn)多假目標(biāo)航跡欺騙的必要條件、航跡欺騙產(chǎn)生的原理、多假目標(biāo)欺騙的參數(shù)匹配、多目標(biāo)欺騙航跡的數(shù)據(jù)預(yù)算4個(gè)方面詳細(xì)闡述了多假目標(biāo)航跡欺騙原理，以及對半實(shí)物仿真系統(tǒng)的組成、軟硬件設(shè)計(jì)特點(diǎn)進(jìn)行了介紹，最后通過半實(shí)物仿真系統(tǒng)驗(yàn)證了兩批假目標(biāo)預(yù)定航跡的真實(shí)性和置信度，結(jié)果證明這種方式對研究多假目標(biāo)航跡欺騙技術(shù)和戰(zhàn)術(shù)應(yīng)用的可行性和有效性。
標(biāo)簽： 半實(shí)物仿真
上傳時(shí)間： 2013-11-11
上傳用戶：攏共湖塘
電子技術(shù)課程設(shè)計(jì)---多路溫度采集監(jiān)控系統(tǒng)的硬件設(shè)計(jì)
標(biāo)簽： 多路 溫度采集監(jiān)控系統(tǒng) 硬件設(shè)計(jì)
上傳時(shí)間： 2013-11-22
上傳用戶：氣溫達(dá)上千萬的
一種快速查詢多點(diǎn)DS18B20溫度的方法
上傳時(shí)間： 2013-10-09
上傳用戶：hzht
自適應(yīng)多速率AMR技術(shù)剖析 自適應(yīng)多速率AMR技術(shù)剖析
標(biāo)簽： AMR 自適應(yīng)多速率
上傳時(shí)間： 2013-10-22
上傳用戶：司令部正軍級
多電平PWM控制技術(shù)是多電平變換器的核心內(nèi)容，多電平PWM控制方法一般有多電平載波PWM控制方法，多電平空間矢量PWM控制方法，以及其他的優(yōu)化PWM控制方法，本文對已有的多電平PWM控制方法進(jìn)行了歸納和分析。
上傳時(shí)間： 2013-10-29
上傳用戶：yangzhiwei
PSDZJ系列多功能真空濾油機(jī) 產(chǎn)品概述 PSDZJ系列多功能真空濾油機(jī)是電力維修部門現(xiàn)場檢修各類高低壓（ 500KV 以下）輸變電設(shè)備用絕緣油的理想設(shè)備。該系列產(chǎn)品，移動(dòng)方便，各項(xiàng)技術(shù)指標(biāo)達(dá)到國內(nèi)同類產(chǎn)品先進(jìn)水平，部分指標(biāo)居國內(nèi)領(lǐng)先水平 ，采用全封閉濾油方式。可帶電作業(yè)，可同時(shí)干燥變壓器等設(shè)備中的濕氣，廣泛用于電廠，工礦企業(yè)凈化變壓器油、透平油、液壓油、互感器油、開關(guān)油、冷凍油等油液中的水分，氣體和雜質(zhì)微粒。
標(biāo)簽： PSDZJ 多功能 使用說明書 濾油機(jī)
上傳時(shí)間： 2013-10-31
上傳用戶：xiaoxiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
