DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
簡單型UC-GUI字形產生器,在網站上找到的,直接輸入中文即可轉換所需的文檔
標簽： UC-GUI
上傳時間： 2013-12-20
上傳用戶：yph853211
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
編譯器設計 Analysis-Synthesis Model 分析Analysis: 原始程式轉換成階層結構稱為樹(tree)，語法樹(syntax tree) 合成Synthesis: 產生目標碼
標簽： Analysis-Synthesis Analysis Model tree
上傳時間： 2016-12-01
上傳用戶：dengzb84
是個能做復立葉轉換並將矩陣轉換成實部和虛部的部份~相當的方便
標簽：
上傳時間： 2016-12-09
上傳用戶：xhz1993
usb 轉換 uart 介面 相關文件，沒有很完整..參考看看吧
上傳時間： 2013-12-25
上傳用戶：愛死愛死
歐基理德輾轉相除法(之二) m與n相差太大時，可用(m％n)來取代(m-n)，這樣的處理效率較高。以下便以此方法求出最大公因數。
標簽： 除法
上傳時間： 2014-01-14
上傳用戶：llandlu
透過微處裡器4520將可變電阻的值透過ADC功能轉換結果秀在LCD上
上傳時間： 2014-01-17
上傳用戶：15736969615
多電平逆變器中每個功率器件承受的電壓相對較低，因此可以用低耐壓功率器件實現高壓大容量逆變器，且采用多電平變換技術可以顯著提高逆變器輸出電壓的質量指標。因此，隨著功率器件的不斷發展，采用多電平變換技術將成為實現高壓大容量逆變器的重要途徑和方法。本文選取其中一種極具優勢的多電平拓撲結構一級聯多電平變頻器作為研究對象，完成了其拓撲結構、控制策略及測控系統的設計。 @@ 首先，對多電平變頻器的研究意義，國內外現狀進行了分析，比較了三種成熟拓撲結構的特點，得出了級聯型多電平變頻器的優點，從而將其作為研究對象。對比分析了四種調制策略，確定載波移相二重化的調制方法和恒壓頻比的控制策略，進行數學分析和理論仿真，得出了選擇的正確性及可行性。并指出了級聯單元個數與載波移相角的關系和調制比對輸出電壓的影響；完成了級聯變頻器數學模型的建立和死區效應的分析。 @@ 其次，完成了相關硬件的設計，包括DSP、CPLD、IPM的選型，系統電源的設計、檢測(轉速、電流、電壓、故障)電路的設計、通信電路的設計等。用Labwindows/CVI實現了上位機界面的編寫，實現了開關機、設定轉速、通信配置、電壓電流轉速檢測、電流軟件濾波、諧波分析。編寫了下位機DSP的串口通信、AD轉換、轉速檢測(QEP)以及部分控制程序。 @@ 最后，在實驗臺上完成硬件和軟件的調試，成功的實現了變頻器載波移相SPWM的多電平輸出，并驅動異步電機進行了空載變頻試驗，測控界面能準確的與下位機進行通信，快捷的給定各種控制命令，并能實時的顯示變頻器的輸出頻率、輸出電壓和輸出電流，為實驗調試增加了方便性，提高了工作效率。 @@關鍵詞：級聯多電平逆變器；載波移相；IPM；DSP；Labwindows/CVI；測控界面
上傳時間： 2013-04-24
上傳用戶：米卡
近些年來，隨著電力電子技術的發展，電力電子系統集成受到越來越多的關注，其中標準化模塊的串并聯技術成為研究熱點之一。輸入并聯輸出串聯型(Input-Parallel and Output-Series，IPOS)組合變換器適用于大功率高輸出電壓的場合。 要保證IPOS組合變換器正常工作，必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關系，在此基礎上提出一種輸出均壓控制方案，該方案對系統輸出電壓調節沒有影響。選擇移相控制全橋(Full-Bridge，FB)變換器作為基本模塊，對n個全橋模塊組成的IPOS組合變換器建立小信號數學模型，推導出采用輸出均壓控制方案的IPOS-FB系統的數學模型，該模型證明各模塊輸出均壓閉環不影響系統輸出電壓閉環的調節，給出了模塊輸出均壓閉環和系統輸出電壓閉環的補償網絡參數設計。對于IPOS組合變換器，采用交錯控制，由于電流紋波抵消效應，輸入濾波電容容量可大大減小；由于電壓紋波抵消作用，在相同的系統輸出電壓紋波下，各模塊的輸出濾波電容可大大減小，由此可以提高變換器的功率密度。 根據所提出的輸出均壓控制策略，在實驗室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機，每個模塊輸入電壓為270V，輸出電壓為180V。并進行了仿真和實驗驗證，結果均表明本控制方案是正確有效的。
上傳時間： 2013-06-17
上傳用戶：cwyd0822
