亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

大數據分析

  • 集成運放線性應用電路分析方法的研究.rar

    集成運放線性應用電路分析方法的研究 集成運放線性應用電路分析方法的研究

    標簽: 集成運放 線性應用 電路分析

    上傳時間: 2013-06-06

    上傳用戶:gxf2016

  • 常用運放電路范例及分析.rar

    一些常用的運放電路及分析。國家半導體公司的應用筆記。

    標簽: 運放電路 范例

    上傳時間: 2013-05-28

    上傳用戶:YYRR

  • OrCAD/PSpice9偏壓點和直流掃描分析(歐姆定律)

    OrCAD/PSpice9偏壓點和直流掃描分析(歐姆定律)一、學習目的:1、使用電路繪制程序Capture繪制所須要的電路圖2、學習偏壓點分析

    標簽: PSpice OrCAD 偏壓 直流掃描分析

    上傳時間: 2013-04-24

    上傳用戶:xfbs821

  • 應用EDA 技術仿真電子線路分析

    應用EDA 技術仿真電子線路分析 摘 要 介紹了電子電路仿真軟件Elect ronicsWo rkbench 在EDA 中的應用, 給出了仿真實

    標簽: EDA 仿真 電子線路

    上傳時間: 2013-07-27

    上傳用戶:變形金剛

  • 超寬帶脈沖與MB-OFDM物理層的FPGA實現

    現代通信系統對帶寬和數據速率的要求越來越高,超寬帶(ultra-wideband,UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優點,成為解決企業、家庭、公共場所等高速因特網接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術手段。 論文主要圍繞兩方面展開分析:一是介紹用于UWB無載波脈沖調制及直接序列碼分多址調制(DS-CDMA)的新型脈沖,即Hermite正交脈沖,并且分析了這種構建UWB多元通信和多用戶通信的系統性能。二是分析了UWB的多帶頻分復用物理層提案(MBOA)的調制技術,并在FPGA上實現了調制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調制系統,獲得高數據速率。調整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調制的接收機需要M/2個相關器,遠比M元正交調制所需的相關器數量少。誤碼率一定時,維數M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響,但當抖動時延范圍小于0.02ns時,其影響較為不明顯。本文認為1~8階的Hermite脈沖皆可用,可構成16元雙正交系統。 正交Hermite脈沖集也可以構造UWB多用戶系統。各用戶的信息用不同的Hermite脈沖同時傳輸,其多用戶的誤比特率上限低于高斯單脈沖構成的PPM多用戶系統的誤比特率,所以其系統性能更優。正交Hermite脈沖還可以用于UWB的DS-CDMA調制,在8個脈沖可用的情況下,最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協議,本文用Verilog硬件語言實現了調制與解調結構,并用Modelsim做了時序驗證。用Verilog編程實現的輸出數據與Matlab生成的UWB建模的輸出結果一致。為了達到UWBMB-OFDM系統的FFT處理器的要求,一個混和基多通道流水線的FFT算法結構被提出。其有效的實現方法也被提出。這種結構采用多通道以獲得高的數據吞吐量。此外,它用于存儲和復數乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數乘法器的數量。在132MHz的工作頻率下,整個128點FFT變換在此結構模式下只需要242.4ns,滿足了MBOA的要求。

    標簽: MB-OFDM FPGA 超寬帶 脈沖

    上傳時間: 2013-07-29

    上傳用戶:TI初學者

  • 應用VHDL基于FPGA設計FIR濾波器

    伴隨高速DSP技術的廣泛應用,實時快速可靠地進行數字信號處理成為用戶追求的目標。同時,由于可編程器件在速度和集成度方面的飛速提高,使得利用硬件實現數字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數字信號處理中常用部件,它的最大優點在于:設計任何幅頻特性時,可以具有嚴格的線性相位,這一點對數字信號的實時處理非常關鍵。 FPGA是常用的可編程器件,它所具有的查找表結構非常適用于實現實時快速可靠的FIR濾波器,在加上VHDL語言靈活的描述方法以及與硬件無關的特點,使得使用VHDL語言基于FPGA芯片實現FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數字濾波器實現進行了研究,并設計了一個16階的FIR低通濾波器。所做的主要工作為: 1.以FIR數字濾波器的基本理論為依據,使用分布式算法作為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用多塊查找表的方式減小硬件規模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想,將整個濾波器劃分為多個模塊,利用VHDL語言的描述方法進行了各個功能模塊的設計,最終完成了FIR數字濾波器的系統設計。 3.采用FLEX10K系列器件實現一個16階的FIR低通濾波器的設計實例,用MAX+PLUSII軟件進行了仿真,并用MATLAB對仿真結果進行了分析,證明所設計的FIR數字濾波器功能正確。 仿真結果表明,本論文所設計的FIR濾波器硬件規模較小,采樣率達到了17.73MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。

    標簽: VHDL FPGA FIR 濾波器

    上傳時間: 2013-04-24

    上傳用戶:zdluffy

  • 基于FPGA的以太網絡接口的設計及實現

    本文的主要研究內容是利用FPGA平臺實現以太網絡接口。 首先,對論文的大致內容和組織結構做了簡要介紹,并且比較分析了目前比較流行的網絡接口實現的三種方法,并以此為基礎提出了本文中重點介紹的基于FPGA 的網絡接口實現方法。 其次,介紹采用以FPGA 做為主控芯片控制8019AS 網絡控制芯片來實現從網絡上接收數據幀的功能。FPGA 需要在上電時完成對于8019AS的初始化設置。在接收和發送數據報文時,對相應的寄存器進行控制和操作以完成網絡數據幀的接收。對FPGA 與8019AS 之間的接口實現進行了詳細的描述。 最后,介紹了在FPGA 內部對于接收到的網絡數據幀進行TCP/IP協議分析的具體過程和實現方法。分別詳細介紹了接收模塊、發送模塊以及其中子模塊具體功能和實現方法。說明了模塊之間相互觸發的具體關系。現有的網絡接口一般是采用MCU 或者ARM 等專用控制芯片來實現的,而此次課題以FPGA 作為主控芯片來實現網絡接口以及部分TCP/IP 協議分析是一個創意。而且由于FPGA 多管腳可以靈活配置,也使得系統的可擴展性有了很大的提高。

    標簽: FPGA 以太網絡 接口的設計

    上傳時間: 2013-06-09

    上傳用戶:huazi

  • 二維DCT/IDCT處理核的FPGA設計與實現

    離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應用十分廣泛,至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標準所采用。由于其計算量較大,軟件實現往往難以滿足實時處理的要求,因而在很多實際應用中需要采用硬件設計的DCT/IDCT處理電路來滿足我們對處理速度的要求。本文所研究的內容就是針對圖像處理應用的8×8二維DCT/IDCT處理核的硬件實現。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理,詳細說明了DCT變換實現圖像壓縮的過程,并與其它變換比較說明了用DCT變換實現圖像壓縮的優勢。接著,分析研究了DCT的各種快速算法,總結了前人對DCT快速算法及其實現所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設計方案。兩種方案均利用DCT的行列分離特性,采用流水線設計技術,將二維DCT/IDCT實現轉化為兩個一維DCT/IDCT實現。在一維DCT/IDCT設計中,根據圖像處理的特點對Loeffler算法的數據流進行了優化,通過合理安排時鐘周期數和簡化各周期內的操作,大大縮短了關鍵路徑的執行時間,從而提高了流水線的執行速度。最后,對所設計的DCT/IDCT處理核進行了綜合和時序仿真。 結果表明,當使用Altera公司的MERCURY系列FPGA器件時,本文設計的方案一能夠在116M時鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運算,消耗2827個邏輯單元;方案二能夠在74M時鐘頻率下正常工作,消耗1629個邏輯單元。

    標簽: IDCT FPGA DCT 二維

    上傳時間: 2013-07-14

    上傳用戶:3291976780

  • 基于DSP+FPGA的小波變換實時圖像處理系統設計

      本課題設計和完成了一套基于DSP+FPGA結構的小波變換實時圖像處理系統。采用小波算法對圖像進行邊緣提取、圖像增強、圖像融合等處理,并在ADSP-BF535上實現了小波算法,分析了其運行小波算法的性能。圖像處理的數據量比較大,而且運算比較復雜,DSP的特殊結構和性能很好地滿足了系統實現的需要,而FPGA的高速性和靈活性也滿足了系統實時性和穩定性的需要,所以采用DSP+FPGA來實現圖像處理系統是可靠的,也是可行的。系統的硬件設計以DSP和FPGA為平臺,DSP實現算法、管理系統運行、并實現了系統的自啟動;FPGA實現一些接口、時序控制等,簡化了外圍電路,提高了系統的可靠性。結果表明,在ADSP-BF535上實現小波算法,效果良好,而且滿足系統實時性的要求。最后,總結了系統的設計和調試經驗,對調試時遇到的一些問題進行了分析。

    標簽: FPGA DSP 小波變換 實時圖像

    上傳時間: 2013-04-24

    上傳用戶:Kecpolo

  • 基于FPGA的Rake接收機的研究

    碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力,而成為第三代移動通信系統的主要技術。其中Rake接收技術是CDMA系統中的一項關鍵技術。隨著通信技術的迅猛發展,Rake接收技術以其有效的抗衰落的能力一直是人們研究的熱點。人們不斷的對傳統的Rake接收機進行改進,獲得性能更佳的Rake接收機。FPGA技術的快速發展,也很大的改變了傳統的數字系統設計的方法。FPGA以其龐大的規模、開發過程投資小、開發周期短、保密性好等優點,為人們對Rake接收機的研究提供了方便。 本文旨在設計一種功耗低、硬件實現相對簡單的Rake接收機結構。首先,本文介紹了Rake接收的相關理論,對Rake技術的抗衰落性能進行了分析,然后,對各種Rake接收機進行了比較,最終提出了一種靈活配置的Rake接收機的改進方案,該方案采用了不同的緩沖器結構,能夠更多的節約硬件資源,整個接收機的功耗更低。最后利用VerilogHDL語言對其中的主要模塊進行編程設計,并在Xilinx公司的集成開發工具ISE6.1中進行仿真,仿真平臺為Spartan-3系列中的XC3S1000芯片。仿真結果表明了所設計模塊的正確性。所設計模塊具有良好的可移植性,能夠被相關的系統調用,本文所做工作有一定的實際意義。

    標簽: FPGA Rake 接收機

    上傳時間: 2013-06-21

    上傳用戶:gaorxchina

主站蜘蛛池模板: 武陟县| 伊金霍洛旗| 北海市| 广州市| 江油市| 宁蒗| 靖州| 东港市| 烟台市| 绥江县| 海晏县| 临桂县| 大埔县| 班戈县| 永福县| 长治市| 昆明市| 陆良县| 时尚| 彩票| 曲阜市| 睢宁县| 凤庆县| 永泰县| 吉木乃县| 北流市| 新乡县| 承德市| 新建县| 额济纳旗| 紫金县| 齐齐哈尔市| 孙吴县| 九台市| 滁州市| 北川| 两当县| 舞钢市| 莎车县| 南木林县| 龙海市|