欧美亚洲国产日韩,91白丝在线,都市激情综合

大規(guī)模

電子電路\模擬電子電路\硬件工程師必讀攻略數?；旌显O計

工程師必讀攻略數?；旌显O計，將進一步提高工程設計人員的數?；旌显O計的水平

標簽： 電子電路模擬電子電路硬件工程師

上傳時間： 2013-04-24

上傳用戶：小草123
點陣液晶取模軟件

用于點陣取模，不管是8*8，還是16*16，讓你得心應手

標簽： 點陣液晶取模軟件

上傳時間： 2013-04-24

上傳用戶：huangping588
基于ARM與CPLD的大圓機控制系統的設計

大圓機是一種涉及到計算機、機械、電子、控制等諸多領域，比較復雜的典型機電一體化產品。近幾年來，伴隨著我國針織行業的快速發展，大圓機的需求日益加大，傳統的基于MCU面板控制和采用薄膜按鍵方式的大圓機控制系統已經無法滿足需求。隨著微處理器技術的發展，嵌入式技術以其高集成度和高穩定性、高性價比在工控領域有著廣闊的應用前景。近幾年，隨著嵌入式技術的發展，對人機界面的要求越來越高，友好的圖形人機界面為嵌入式系統的人機交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實現快速開發，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面，完成各種應用程序的開發。因此已經被越來越多的領域所采用。本文在對大圓機系統的功能和控制要求進行分析的基礎上，提出了一個以ARM微處理器和CPLD器件為中心構建硬件平臺、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機控制系統解決方案。此方案中的硬件平臺由主CPU核心應用系統電路、人機交互接口電路、協處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內核的S3C44BOX處理器，人機交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環控制的問題，采用了CPLD作為協處理器，進行外圍擴展構成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設備驅動程序、人機界面和主控制應用程序等。其中Boot Loader支持系統啟動,程序下載到RAM執行和燒寫到Flash存儲器等功能,而人機界面和主控制應用程序則基于設備驅動程序實現了對于大圓機系統的控制。與傳統的基于MCU或工控機的大圓機控制系統相比，基于此設計方案實現的控制系統具有低成本、高集成度和高性能等特點，具有較大的實用價值和廣闊的應用前景。

標簽： CPLD ARM 控制系統

上傳時間： 2013-07-13

上傳用戶：皇族傳媒
常模算法的FPGA實現

常模信號是一類非常重要的信號，而專門應用于常模信號的常模算法[1]具有復雜度較低、實現起來比較簡單、對陣列模型的偏差不敏感等顯著的優點。因此，常模算法引起了眾多學者的廣泛關注。近年來，常模算法在多用戶檢測領域[2]的研究越來越受到諸多學者的關注。不僅如此，常模算法在其他領域也是備受矚目，如常模算法在盲均衡以及波束形成等領域的應用也是目前研究的熱點。除此之外，常模算法已經不僅僅局限在應用于常模信號，也可應用于多模信號[3]等。本文對常模算法在多用戶檢測領域的應用以及FPGA[4]實現作了較多的研究工作，共分六章進行闡述。第一章為緒論，介紹了論文相關背景和本文的結構；第二章首先對常模算法作了理論分析，并改進了傳統的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺上搭建了仿真平臺，分析了常模算法在多用戶檢測中的應用；第三章研究了相關文獻，簡單介紹了FPGA概念及其設計流程和設計方法，并對VerilogHDL以及Quartus軟件做了簡要介紹；第四章則詳細介紹了常模算法的FPGA實現，用一種基于統計數據的方法確定了數據位長及精度，提出了其實現的系統框圖，并詳細闡述了各主要模塊的設計與實現，同時給出了最后的報告文件以及最高數據處理速度；第五章則在MATLAB平臺和QuartuslI的基礎上搭建了一個仿真平臺，借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能，對不同的精度對系統性能的影響做了討論，也統計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結和對未來的展望。

標簽： FPGA 模算法

上傳時間： 2013-06-23

上傳用戶：hzy5825468
大場景圖像融合可視化系統

隨著圖像處理技術和投影技術的不斷發展，人們對高沉浸感的虛擬現實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中，要實現高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術，實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊，用于上電時對系統在圖像變化處理時所需參數進行傳遞，并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。

標簽： 圖像融合可視化

上傳時間： 2013-04-24

上傳用戶：1047385479
基于FPGA的高速實時數字存儲示波器

數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。

標簽： FPGA 高速實時數字存儲示波器

上傳時間： 2013-07-07

上傳用戶：asdkin
基于FPGA的PID控制器研究與實現

基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。

標簽： FPGA PID 控制器

上傳時間： 2013-05-24

上傳用戶：gyq
串行10位數模轉換器TLC5615及其在單片機中的應用

本文分析了 T EXAS 儀器公司新推出的串行10 位數/ 模轉換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數/

標簽： 5615 TLC 串行中的應用

上傳時間： 2013-05-20

上傳用戶：redmoons
共模干擾和差模干擾及其抑制技術

共模干擾和差模干擾及其抑制技術，是擴干擾技術的基礎。

標簽： 共模干擾差模干擾抑制技術

上傳時間： 2013-04-24

上傳用戶：003030
系統芯片SoC原型驗證技術

隨著系統芯片(SoC)設計復雜度不斷增加，使得縮短面市時間的壓力越來越大。雖然IP核復用大大減少了SoC的設計時間，但是SoC的驗證仍然非常復雜耗時。SoC和ASIC的最大不同之處在于它的規模和復雜的系統性，除了大量硬件模塊之外，SoC還需要大量的同件和軟件，如操作系統，驅動程序以及應用程序等。面對SoC數目眾多的硬件模塊，復雜的嵌入式軟件，由于軟件仿真速度和仿真模犁的局限性，驗證往往難以達到令人滿意的要求，耗費了大最的時間，將給系統芯片的上市帶來嚴重的影響。為了減少此類情況的發生，在流樣片之前，進行基于FPGA的系統原型驗證，即在FPGA上快速地實現SoC設計中的硬件模塊，讓軟件模塊在真正的硬件環境中高速運行，從而實現SoC設計的軟硬件協同驗證。這種方法已經成為SoC設計流程前期階段常用的驗證方法。在簡要分析幾種業內常用的驗證技術的基礎上，本文重點闡述了基于FPGA的SoC驗證流程與技術。結合Mojox數碼相機系統芯片(以下簡稱為Mojox SoC)的FPGA原型驗證平臺的設計，介紹了Mojox FPGA原型驗證平臺的硬件設計過程和Mojox SoC的FPGA原型實現，并采用基于模塊的FPGA設計實現方法，加快了原型驗證的工作進程。本文還介紹了Mojox SoC中ARM固件和PC應用軟件等原型軟件的設計實現以及原型驗證平臺的軟硬協同驗證的過程。通過軟硬協同驗證，本文實現了PC機對整個驗證平臺的摔制，達到了良好的驗證效果，且滿足了預期的設計要求。

標簽： SoC 系統芯片原型驗證技術

上傳時間： 2013-07-02

上傳用戶：dsgkjgkjg