本文進(jìn)行了基于FPGA的GPS直序偽碼擴(kuò)頻接收機(jī)的設(shè)計(jì)和數(shù)字化硬件實(shí)現(xiàn)。論文首先對(duì)GPS衛(wèi)星導(dǎo)航定位系統(tǒng)進(jìn)行了分析，并對(duì)與數(shù)字化接收機(jī)直接相關(guān)聯(lián)的GPS信號(hào)中頻部分結(jié)合實(shí)際系統(tǒng)要求進(jìn)行了設(shè)計(jì)和分析，由此確定了數(shù)字化偽碼捕獲跟蹤接收機(jī)研制的具體要求，之后完成了接收機(jī)中頻數(shù)字化方案設(shè)計(jì)。同時(shí)對(duì)偽碼捕獲跟蹤后端的載波捕獲跟蹤的實(shí)現(xiàn)方案進(jìn)行了描述和分析。最后利用EDA工具在FPGA芯片上實(shí)現(xiàn)了GPS數(shù)字化接收機(jī)的偽碼捕獲跟蹤。 受工作環(huán)境的制約，GPS衛(wèi)星接收機(jī)系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng)，接收機(jī)必須滿足在低信噪比條件下工作。同時(shí)接收機(jī)與衛(wèi)星間高動(dòng)態(tài)產(chǎn)生的多普勒頻率，給接收機(jī)實(shí)現(xiàn)快速捕獲帶來(lái)了難度。通過(guò)仿真分析，綜合了實(shí)現(xiàn)難度和性能兩方面因素，針對(duì)小信噪比工作條件提出了改進(jìn)型的序貫偽碼捕獲實(shí)施方案。同時(shí)按照捕獲概率和時(shí)間的要求，對(duì)接收機(jī)偏壓、上、下門(mén)限、NCO增益等進(jìn)行了設(shè)計(jì)和仿真分析，確定了捕獲的數(shù)字化實(shí)現(xiàn)方案，偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對(duì)誤差保持在±1/4碼元范圍內(nèi)，而跟蹤環(huán)路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時(shí)采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。 在數(shù)字化實(shí)現(xiàn)設(shè)計(jì)中，給出了詳細(xì)的數(shù)字化實(shí)現(xiàn)方案和分析，這樣在保證工作精度的同時(shí)盡量減少硬件資源的開(kāi)銷(xiāo)，利用EDA工具，采用Veilog設(shè)計(jì)語(yǔ)言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機(jī)偽碼捕獲跟蹤的實(shí)現(xiàn)，并在其開(kāi)發(fā)平臺(tái)上對(duì)數(shù)字化接收機(jī)進(jìn)行了仿真驗(yàn)證，在給定的工作條件下達(dá)到了設(shè)計(jì)性能和指標(biāo)要求。
標(biāo)簽： FPGA GPS 中頻 數(shù)字接收機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：15510133306
華為項(xiàng)目管理工具與模板運(yùn)用 2011年3月10-12日 深圳 2011年3月17-19日 上海 2011年3月24-26日 北京 【主辦單位】（www.peixun168.com） 【收費(fèi)標(biāo)準(zhǔn)】3800元/ 人（包括資料費(fèi)、午餐及上下午茶點(diǎn)等） 【課程時(shí)間】3天（6小時(shí)/天） 【培訓(xùn)對(duì)象】企事業(yè)單位執(zhí)行層，包括項(xiàng)目總監(jiān)、部門(mén)經(jīng)理、高級(jí)項(xiàng)目經(jīng)理、項(xiàng)目團(tuán)隊(duì)成員等。 【報(bào)名電話】021-51872644 林先生 【報(bào)名郵箱】646206694@qq.com 【溫馨提示】本課程可為企業(yè)提供上門(mén)內(nèi)訓(xùn)服務(wù)，歡迎來(lái)電咨詢！ 課程背景 本次培訓(xùn)是為了使項(xiàng)目經(jīng)理和項(xiàng)目組成員掌握現(xiàn)代項(xiàng)目管理知識(shí)在項(xiàng)目中的應(yīng)用。了解項(xiàng)目管理，掌握相關(guān)的項(xiàng)目管理工具在項(xiàng)目中怎么運(yùn)用？如何制定項(xiàng)目目標(biāo)？如何進(jìn)行工作分解？如何制定項(xiàng)目管理計(jì)劃？如何制定項(xiàng)目控制計(jì)劃？如何制定項(xiàng)目責(zé)任矩陣？如何制定項(xiàng)目管理溝通計(jì)劃？如何制定項(xiàng)目風(fēng)險(xiǎn)管理計(jì)劃？等等。 作為項(xiàng)目管理實(shí)戰(zhàn)系列培訓(xùn)，在培訓(xùn)期間每個(gè)小組選擇一個(gè)項(xiàng)目進(jìn)行實(shí)操，從項(xiàng)目如何啟動(dòng)、如何做項(xiàng)目計(jì)劃、如何做項(xiàng)目實(shí)施，如何做項(xiàng)目控制，如何對(duì)項(xiàng)目進(jìn)行收尾，進(jìn)行全面實(shí)戰(zhàn)的演練。老師指導(dǎo)項(xiàng)目完成，并對(duì)項(xiàng)目中出現(xiàn)的問(wèn)題進(jìn)行實(shí)時(shí)指導(dǎo)。 我們強(qiáng)調(diào)課堂中互動(dòng)式的交流，同時(shí)我們將提供一些練習(xí)，并要求參與者進(jìn)行案例分析、情景演練。我們也會(huì)將項(xiàng)目管理中常見(jiàn)的一些問(wèn)題提出來(lái)與大家一起討論。
上傳時(shí)間： 2013-06-10
上傳用戶：1417818867
很好的哦， 認(rèn)真看必有收獲。。。。。。。。。。。。。。。。。。。。。。。。。
標(biāo)簽： 單片機(jī)
上傳時(shí)間： 2013-06-21
上傳用戶：面具愛(ài)人丿
針對(duì)CDMA系統(tǒng)多徑衰落信道條件下采用MATLAB仿真軟件對(duì)單用戶RAKE接收機(jī)和多用戶RAKE接收機(jī)之間分別進(jìn)行了仿真。并采用最大比合并、等增益合并、選擇式合并這三種合并方式進(jìn)行比較。給出仿真結(jié)果及誤碼率性能參數(shù)。通過(guò)比較三種合并方式的比較得出最大合并比方式更適合RAKE接收機(jī)。通過(guò)單用戶與多用戶RAKE接收機(jī)的比較，得出RAKE接收機(jī)更適合于多用戶情況。并通過(guò)多用戶間的比較得出增多用戶對(duì)同狀態(tài)下信噪比要求增加不大。
上傳時(shí)間： 2013-04-24
上傳用戶：stewart·
LM324使用前必看，它是一個(gè)雙極線性集成電路，即其內(nèi)部帶有2個(gè)高增益運(yùn)算放大器
上傳時(shí)間： 2013-06-17
上傳用戶：hj_18
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項(xiàng)及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。
上傳時(shí)間： 2013-06-14
上傳用戶：夢(mèng)雨軒膂
Proteus軟件模擬版，需要自己安裝好Proteus7.5，免費(fèi)體驗(yàn)郭天翔 TX-1C 的51學(xué)習(xí)板，基本上教程的習(xí)題都能做。
標(biāo)簽： Proteus TX 單片機(jī)學(xué)習(xí)板 軟件模擬
上傳時(shí)間： 2013-07-26
上傳用戶：225588
C語(yǔ)言源代碼，電路原理圖，PCB，GPS/GPRS車(chē)載終端，LPC2387、UCOSII，天澤物流協(xié)議
上傳時(shí)間： 2013-06-26
上傳用戶：rhl123
這是根據(jù)-天華杯比賽-嵌入式-STM32 Cortex-M3開(kāi)發(fā)板，寫(xiě)好的DS18B20測(cè)溫程序，程序絕對(duì)可用。
上傳時(shí)間： 2013-04-24
上傳用戶：小碼農(nóng)lz
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 本研究通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。
標(biāo)簽： FPGA ADC 并行測(cè)試 方法研究
上傳時(shí)間： 2013-06-07
上傳用戶：gps6888
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
