基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
在國(guó)家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲(chǔ)器作為數(shù)據(jù)緩沖存儲(chǔ)。同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強(qiáng)等優(yōu)勢(shì)成為最佳選擇。但是SDRAM卻具有復(fù)雜的時(shí)序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場(chǎng)可編程門陣列FPGA，使用硬件描述語(yǔ)言VHDL，遵循先進(jìn)的自頂向下的設(shè)計(jì)思想實(shí)現(xiàn)對(duì)SDRAM控制器的設(shè)計(jì)。 論文引言部分簡(jiǎn)單介紹了CSR控制系統(tǒng)，指出論文的課題來源與實(shí)際意義。第二章首先介紹了存儲(chǔ)器的概況與性能指標(biāo)，其次較為詳細(xì)介紹了動(dòng)態(tài)存儲(chǔ)器DRAM的基本時(shí)序，最后對(duì)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM進(jìn)行詳盡論述，包括性能、特點(diǎn)、結(jié)構(gòu)以及最為重要的一些操作和時(shí)序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設(shè)計(jì)，重點(diǎn)介紹了具體芯片與FPGA設(shè)計(jì)技術(shù)。第五章為該SDRAM控制器在CsR控制系統(tǒng)中的一個(gè)經(jīng)典應(yīng)用，即同步事例處理器。最后對(duì)FPGA技術(shù)進(jìn)行總結(jié)與展望。 本論文完整論述了控制器的設(shè)計(jì)原理和具體實(shí)現(xiàn)。從測(cè)試的結(jié)果來看，本控制器無論從結(jié)構(gòu)上，還是軟硬件上設(shè)計(jì)均滿足了工程實(shí)際要求。
標(biāo)簽： SDRAM FPGA 制器設(shè)計(jì)
上傳時(shí)間： 2013-07-11
上傳用戶：hasan2015
在工業(yè)領(lǐng)域中，經(jīng)常需要在產(chǎn)品表面留下永久性的標(biāo)識(shí)，通常作為便于今后追蹤的商標(biāo)、流水號(hào)、日期等等。特別在機(jī)械行業(yè)對(duì)零部件的管理，在市場(chǎng)上需要對(duì)其進(jìn)行識(shí)別和質(zhì)量跟蹤。機(jī)械行業(yè)在零部件上的標(biāo)記打印在追求美觀的同時(shí)，要求有一定的打印速度和打印深度。標(biāo)記打印能夠?yàn)槠髽I(yè)提供產(chǎn)品的可追溯性，更好的貫徹IS09000標(biāo)準(zhǔn)。 由于傳統(tǒng)的標(biāo)記打印在打印效率、美觀以及防偽等方面存在問題，不適應(yīng)現(xiàn)代化大生產(chǎn)要求，而激光打印技術(shù)雖然較好的克服了傳統(tǒng)工藝的許多缺點(diǎn)，但激光器在惡劣的生成現(xiàn)場(chǎng)缺乏長(zhǎng)期穩(wěn)定性的工作特點(diǎn)的制約，不能完全滿足生產(chǎn)實(shí)際的需要。為了彌補(bǔ)上述不足，適應(yīng)大批量生產(chǎn)發(fā)展需要，氣動(dòng)標(biāo)記打印技術(shù)成為一種較好的選擇。 本課題在分析了現(xiàn)在市場(chǎng)上存在氣動(dòng)標(biāo)記刻印系統(tǒng)的優(yōu)缺點(diǎn)后，針對(duì)現(xiàn)有的標(biāo)記打印機(jī)打印速度相對(duì)較慢，打印精度相對(duì)較低以及控制軟件不靈活的缺點(diǎn)，設(shè)計(jì)了一套新的控制方案，使用FPGA作為核心控制器，配合PC機(jī)標(biāo)記打印軟件工作，代替以往PC或單片機(jī)的控制。該方案充分利用了FPGA可以高速并行工作的特點(diǎn)，能夠高精度平穩(wěn)的輸出控制脈沖，使打印過程平穩(wěn)進(jìn)行。 本文描述了從總體方案設(shè)計(jì)到一些關(guān)鍵模塊的設(shè)計(jì)思路和設(shè)計(jì)細(xì)節(jié)。根據(jù)設(shè)計(jì)要求，總體方案中提出了整個(gè)控制系統(tǒng)的劃分和關(guān)鍵設(shè)計(jì)指標(biāo)上的考慮。在硬件設(shè)計(jì)方面完成硬件電路設(shè)計(jì)，包括接口電路設(shè)計(jì)和抗干擾設(shè)計(jì)；在設(shè)計(jì)FPGA控制器時(shí)，采用了優(yōu)化后的比較積分直線插補(bǔ)算法使得輸出的插補(bǔ)脈沖均勻穩(wěn)定；采用梯形速率控制算法，克服了速度突變情況時(shí)的失步或過沖現(xiàn)象；在軟件方面，新開發(fā)了一套PC工業(yè)標(biāo)記系統(tǒng)軟件，采用了多線程技術(shù)和TTF矢量字庫(kù)等技術(shù)。 整套標(biāo)記打印系統(tǒng)經(jīng)過較長(zhǎng)時(shí)間的運(yùn)行調(diào)試，表現(xiàn)穩(wěn)定，現(xiàn)已經(jīng)試用性投放市場(chǎng)．從生產(chǎn)廠家重慶恒偉精密機(jī)械有限公司和客戶的反饋信息來看，系統(tǒng)工作穩(wěn)定，打印速度達(dá)到設(shè)計(jì)指標(biāo)，能夠在256細(xì)分下驅(qū)動(dòng)電機(jī)平穩(wěn)快速運(yùn)動(dòng)，打印精度高，達(dá)到市場(chǎng)領(lǐng)先水平，并且得到客戶充分的肯定。
標(biāo)簽： 工業(yè) 標(biāo)記 控制系統(tǒng)
上傳時(shí)間： 2013-06-21
上傳用戶：rishian
文章介紹了基于單片機(jī)的太陽(yáng)能LED 路燈控制器的一種實(shí)現(xiàn)方法。重點(diǎn)介紹了蓄電池快速充電的方法，以及在線檢測(cè)蓄電池的容量的方法。
上傳時(shí)間： 2013-06-19
上傳用戶：郭靜0516
STM32系列ARMCortexM3微控制器原理與實(shí)踐
標(biāo)簽： ARMCortexM3 STM 32 微控制器
上傳時(shí)間： 2013-07-22
上傳用戶：希醬大魔王
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開始的，對(duì)于概率譯碼最初的序列譯碼，隨著譯碼約束長(zhǎng)度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來慢慢地向低性能的簡(jiǎn)單譯碼器演化，對(duì)不太長(zhǎng)的約束長(zhǎng)度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡(jiǎn)單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶：zhenyushaw
汽車工業(yè)在國(guó)民經(jīng)濟(jì)增長(zhǎng)中發(fā)揮著越來越重要的作用。近幾年，雖然我國(guó)的汽車工業(yè)已經(jīng)得到了飛速的發(fā)展，但汽車ECU(Electronic Control Unit)的設(shè)計(jì)制造一直無法實(shí)現(xiàn)國(guó)產(chǎn)化，嚴(yán)重制約了汽車工業(yè)的發(fā)展。針對(duì)這個(gè)現(xiàn)狀，本課題對(duì)于ECU的設(shè)計(jì)進(jìn)行了初步研究。首次嘗試了基于SOPC技術(shù)的ECU系統(tǒng)設(shè)計(jì)，并利用dSPACE實(shí)時(shí)仿真發(fā)動(dòng)機(jī)，完成了ECU的硬件在回路仿真，對(duì)控制效果進(jìn)行了測(cè)試和分析。 目前，市場(chǎng)上的ECU系統(tǒng)都是基于專用單片機(jī)的。本文首先對(duì)現(xiàn)有的汽車發(fā)動(dòng)機(jī)控制器結(jié)構(gòu)進(jìn)行了分析比較，總結(jié)出ECU的主要組成部件；而后通過各類方案的對(duì)比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術(shù)方案。 之后，進(jìn)行了汽車發(fā)動(dòng)機(jī)模型搭建和控制算法的設(shè)計(jì)。發(fā)動(dòng)機(jī)模型以Hendricks提出的均值模型為基礎(chǔ)，參考mathworks公司的發(fā)動(dòng)機(jī)建模方案進(jìn)行設(shè)計(jì)。并在該模型基礎(chǔ)上，參考Fekete提出的針對(duì)多缸發(fā)動(dòng)機(jī)的基于模型的空燃比控制策略和mathworks發(fā)動(dòng)機(jī)控制方案，建立了以控制空燃比為核心的發(fā)動(dòng)機(jī)噴油控制算法。并通過simulink的仿真，驗(yàn)證了模型和算法的合理有效性。 基于系統(tǒng)設(shè)計(jì)總體方案，完成了ECU硬件電路設(shè)計(jì)，并在該系統(tǒng)中完成了上述算法的移植和優(yōu)化。最后，利用dSPACE實(shí)時(shí)仿真發(fā)動(dòng)機(jī)，進(jìn)行ECU的硬件在回路仿真，對(duì)本文設(shè)計(jì)的ECU系統(tǒng)進(jìn)行了測(cè)試。證實(shí)了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發(fā)動(dòng)機(jī)模型和系統(tǒng)軟硬件設(shè)計(jì)，使得系統(tǒng)結(jié)構(gòu)和軟件流程等一目了然，淺顯易懂。同時(shí)論文中采用的基于SOPC技術(shù)的ECU設(shè)計(jì)具有一定創(chuàng)新性，對(duì)于其他ECU系統(tǒng)的開發(fā)和設(shè)計(jì)具有一定指導(dǎo)意義。
標(biāo)簽： FPGA 汽車發(fā)動(dòng)機(jī) 控制器
上傳時(shí)間： 2013-07-11
上傳用戶：小眼睛LSL
不用再為找不到USB萬(wàn)能驅(qū)動(dòng)下載而煩憂，萬(wàn)能USB驅(qū)動(dòng)專家為您排憂解難。很多人的usb設(shè)備因?yàn)樘嗷驔]有不能正常使用設(shè)備。所以我就從網(wǎng)絡(luò)上把這個(gè)好東西拿來給大家分享的。安裝方法：先解壓下載的文件，然后插入U(xiǎn)盤，根據(jù)找到新硬件的提示，找到USB萬(wàn)能驅(qū)動(dòng)所解壓的文件夾，單擊安裝，即可。
標(biāo)簽： USB 萬(wàn)能驅(qū)動(dòng)
上傳時(shí)間： 2013-07-18
上傳用戶：mopdzz
多功能車輛總線一類設(shè)備是一個(gè)在列車通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國(guó)的新式列車大多采用列車通信網(wǎng)傳輸列車中大量的控制和服務(wù)信息。但使用的列車通信網(wǎng)產(chǎn)品主要為國(guó)外進(jìn)口，因此迫切需要研制具有自主知識(shí)產(chǎn)權(quán)的列車通信網(wǎng)產(chǎn)品。 論文以一類設(shè)備控制器的設(shè)計(jì)為核心，采取自頂向下的模塊設(shè)計(jì)方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來分別實(shí)現(xiàn)對(duì)幀的發(fā)送與接收處理和對(duì)幀數(shù)據(jù)的提取與存儲(chǔ)處理。 同步層包含幀的識(shí)別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個(gè)模塊。幀識(shí)別模塊檢測(cè)幀的起始位并對(duì)幀類型進(jìn)行判斷。譯碼模塊根據(jù)采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點(diǎn)在于非理想信號(hào)帶來的采樣誤差，論文使用結(jié)合位同步的多點(diǎn)采樣法來提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進(jìn)行曼徹斯特編碼，編碼時(shí)在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來的編碼輸出。 數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲(chǔ)器為設(shè)計(jì)核心。MCU是控制器的核心，對(duì)接收的主幀進(jìn)行分析，判斷是從通信存儲(chǔ)器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲(chǔ)器。通信存儲(chǔ)器存儲(chǔ)設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡(jiǎn)化MCU的控制程序，論文固定了通信存儲(chǔ)器端口大小使MCU可以根據(jù)一個(gè)固定的公式進(jìn)行端口的遍歷從而簡(jiǎn)化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問題而出現(xiàn)錯(cuò)誤，論文采用循環(huán)冗余檢驗(yàn)碼結(jié)合偶檢驗(yàn)擴(kuò)展來對(duì)傳輸數(shù)據(jù)進(jìn)行差錯(cuò)控制。 最后，使用FPGA和硬件描述語(yǔ)言Verilog HDL開發(fā)出了MVB一類設(shè)備。目前該一類設(shè)備已運(yùn)用在SS4G電力機(jī)車的制動(dòng)控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過了TCN通信測(cè)試。一類設(shè)備的成功研制為列車通信網(wǎng)中總線管理器等高類設(shè)備的開發(fā)奠定了堅(jiān)實(shí)的基礎(chǔ)。
上傳時(shí)間： 2013-07-27
上傳用戶：qazxsw
感應(yīng)電機(jī)由于具有可靠性好、結(jié)構(gòu)簡(jiǎn)單、價(jià)格低廉和體積小等優(yōu)點(diǎn)，成為生產(chǎn)實(shí)踐中應(yīng)用最廣泛的一種電動(dòng)機(jī)。然而，感應(yīng)電機(jī)是一個(gè)多變量、強(qiáng)耦合、非線性的時(shí)變系統(tǒng)，這使得感應(yīng)電機(jī)的控制十分復(fù)雜，尤其是在對(duì)控制精度要求比較高的場(chǎng)合，設(shè)計(jì)出高精度的感應(yīng)電機(jī)控制系統(tǒng)變得非常困難。 針對(duì)高精度感應(yīng)電機(jī)控制較困難的問題，本文分析了感應(yīng)電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問題。在對(duì)感應(yīng)電機(jī)的數(shù)學(xué)模型進(jìn)行了數(shù)學(xué)推導(dǎo)的基礎(chǔ)上，在Matlab/Simulink平臺(tái)上建立了感應(yīng)電機(jī)的電機(jī)模型，提出了一種感應(yīng)電機(jī)控制系統(tǒng)仿真建模的新方法。對(duì)常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo)及仿真研究，并將模糊控制理論應(yīng)用于感應(yīng)電機(jī)的變頻調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器超調(diào)較大、響應(yīng)較慢、魯棒性差的缺點(diǎn)。仿真結(jié)果驗(yàn)證模糊PI控制方案的優(yōu)越性。 在感應(yīng)電機(jī)建模仿真的基礎(chǔ)上，根據(jù)高精度感應(yīng)電機(jī)控制器的需求及FPGA的特點(diǎn)，本文提出感應(yīng)電機(jī)控制器的的設(shè)計(jì)方案。按照FPGA模塊化設(shè)計(jì)思想，將整個(gè)系統(tǒng)進(jìn)行了合理的劃分，對(duì)SVPWM、Park變換、模糊PI控制器、反饋速度測(cè)量等重要模塊的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了深入的研究。并在一些模塊算法的設(shè)計(jì)上提出了自己的思路。各模塊在Modelsim平臺(tái)上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗(yàn)證。
標(biāo)簽： FPGA 感應(yīng)電機(jī) 控制器
上傳時(shí)間： 2013-04-24
上傳用戶：tdyoung
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
