-
「今日頭條」廣州哪里能開住宿費發票｛136徴乄-4072電乄-6929同.號｝羅.生-100%-項.目.齊.全.真.嘌,保.真,如果你確認與發言者的看法的相同，可以向他直接表達支持與贊同。但請不要以“yeah,that is what I thought”，或是“I totally agree with you”之類簡單的一句話就結束你的回應發言，因為這樣不能在交流中引入新的信息，也就是存在感太低。
標簽：
新聞
上傳時間：
2021-11-27
上傳用戶：dw9952
-
一天學會用Allegro畫電源板Allegro 由于其相對完善、強大的功能，一向被認為是較難學的畫板軟件之一，主要原因也是因為功能太多， 如果按 500 多頁的出版教材來一一學是有點費時的，其實，如果只是用來畫簡單電源板的話，一兩天就可以學會了， 沒有很多命令要記，幾乎要用的命令都可以從下拉菜單中找到且大部分都已以直觀的圖標按鈕形式分布在軟件主界 面上，即你可直接輸入命令也可以從菜單中操作，也可從工具欄中點“按鈕”，覺得哪種更方便就用哪種。該教程 只說畫電源板用到的功能部分，使復雜工具變為簡單、易學。如下圖是一塊用 Allegro 畫的單面電源板。 ————本教材主要 for 從用 Altium Designer 和 PADS 轉過來的工程師。完成板子的效率比 99SE 高得多。 一、 建原理圖 *目的是用于生成網表導入 allegro 中布局。（習慣不需原理圖和網表就能畫板的工程師請跳到 allegro 篇） 1.1 找個盤比如 D 盤建個項目文件夾，里面再建兩個文件夾，一個用于放電路原理圖，一個用于放 PCB 文件， 盡量不要中文名。PS：原理圖和 PCB 都放在同一個文件夾下也可以的，只是不好找不方便管理。 1.2 打開 Or CAD Capture CIS→File→New→Project，在 name 一欄填電路圖名稱；在 Create a New Project Using 一欄中選 PC Board Wizard;接下來一欄 Location 是選剛才建的文件夾路徑然后點 OK 按鈕。
標簽：
allegro
電源
上傳時間：
2022-02-06
上傳用戶：
-
MYD-Y7Z010/007S開發板 開發板 由 MYC-Y7Z010/007S核心板 加 MYB-Y7Z010/007S底板 組成 。核心板 核心板 采用了 Xilinx最新的基于 最新的基于 最新的基于 28nm工藝的 工藝的 Zynq-7000 All Programmable SoC平 臺， 集成了 集成了 單/雙核 ARM Cortex-A9處理器和 處理器和 處理器和 FPGA，具有 高性能，低功耗 高性能，低功耗 高性能，低功耗 高性能，低功耗 ，高擴展等特性 ，高擴展等特性 ，高擴展等特性 ，高擴展等特性 ， 能在工業設計中滿足各種 工業設計中滿足各種 工業設計中滿足各種 工業設計中滿足各種 工業設計中滿足各種 需要。 底板 搭載 以太 網口， 網口， USB 2.0接口， 接口， TF卡接口， 卡接口， RS232， RS485，CAN等多種 接口 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 ，方便評估或集成。開發板采用 Linux，提供包括用戶手冊， ， 提供包括用戶手冊， 提供包括用戶手冊， 提供包括用戶手冊， 提供包括用戶手冊， 提供包括用戶手冊PDF底板原理圖， 外擴接口驅動底板原理圖， 外擴接口驅動底板原理圖， 外擴接口驅動底板原理圖， 外擴接口驅動底板原理圖， 外擴接口驅動BSP源碼包，開發工具等 源碼包，開發工具等 源碼包，開發工具等 源碼包，開發工具等 ，為開發 者提供了完善的軟件為開發 者提供了完善的軟件為開發 者提供了完善的軟件為開發 者提供了完善的軟件為開發 者提供了完善的軟件為開發 者提供了完善的軟件環境， 幫助 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降低產品開發周期，實現快速上市。 降
標簽：
XC7Z010
XC7Z007S
上傳時間：
2022-02-12
上傳用戶：
-
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
標簽：
FPGA
USB
2.0
上傳時間：
2013-04-24
上傳用戶：lingduhanya
-
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
標簽：
FPGA
ATCA
Gbps
2.5
上傳時間：
2013-05-29
上傳用戶：frank1234
-
為了客戶能正確的使用M41T81/M41T0芯片，我們制作了該M41T81/M41T0評估板。由于M41T0的工作電壓范圍為2.0~5.5V，所以我們在評估板上設計了可調電源電壓。客戶可以調整電位器R
標簽：
41
81
評估板
使用手冊
上傳時間：
2013-05-30
上傳用戶：zhuoying119
-
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
標簽：
FPGA
SAR
星載
預處理
上傳時間：
2013-07-03
上傳用戶：lanhuaying
-
隨著集成電路頻率的提高和多核時代的到來，傳統的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網絡論壇)論壇提出的甚短距離光互連協議，主要面向主干網，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協議具有非常重要的研究意義。 本論文將協議功能分為數據鏈路層和物理層來設計，鏈路層功能包括了協議原語設計，數據幀格式和數據傳輸流程設計，流量控制機制設計，協議通道初始化設計，錯誤檢測機制設計和空閑字符產生、時鐘補償方式設計；物理層功能包含了數據的串化和解串功能，多通道情況下的綁定功能，數據編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現場可編程門陣列)技術實現了定制協議的單通道模式。重點是數據鏈路層的實現，物理層采用定制具備其功能的IP(Intellectual Property,知識產權)——RocketIO來實現。實現的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發環境)開發流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現的協議進行了軟件仿真和上扳測試，訪真和測試結果表明，實現的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質量良好，表明對物理層IP的定制是成功的。
標簽：
FPGA
板級
光互連
協議研究
上傳時間：
2013-06-28
上傳用戶：guh000
-
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
標簽：
實驗
評估板
上傳時間：
2013-06-07
上傳用戶：2525775
-
Proteus軟件模擬版，需要自己安裝好Proteus7.5，免費體驗郭天翔 TX-1C 的51學習板，基本上教程的習題都能做。
標簽：
Proteus
TX
單片機學習板
軟件模擬
上傳時間：
2013-07-26
上傳用戶：225588
