隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來(lái)越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實(shí)現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴(kuò)展性等方面都有著突出的優(yōu)勢(shì)，具有重要的學(xué)術(shù)意義與實(shí)用意義， 本課題所設(shè)計(jì)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ?yàn)楹诵牡那度胧綀D像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機(jī)客戶(hù)端組成。嵌入式圖像服務(wù)器實(shí)時(shí)采集圖像，采用H．264 編碼算法進(jìn)行壓縮，并持續(xù)監(jiān)聽(tīng)網(wǎng)絡(luò)。PC機(jī)客戶(hù)端可通過(guò)網(wǎng)絡(luò)對(duì)服務(wù)器進(jìn)行遠(yuǎn)程訪問(wèn)，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實(shí)時(shí)顯示，使監(jiān)控人員有效地掌握現(xiàn)場(chǎng)情況， 在嵌入式圖像服務(wù)器設(shè)計(jì)階段，本文首先進(jìn)行了芯片選型與開(kāi)發(fā)平臺(tái)選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計(jì)圖像采集用戶(hù)自定義模塊。接著設(shè)計(jì)雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計(jì)中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時(shí)完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計(jì)，采用μC/OS-Ⅱ進(jìn)行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計(jì)與實(shí)現(xiàn)是本文的重點(diǎn)。文中首先分析H．264．標(biāo)準(zhǔn)，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計(jì)了16×16幀內(nèi)預(yù)測(cè)算法，并設(shè)計(jì)宏塊掃描方式，采用兩次判決策略進(jìn)行預(yù)測(cè)模式選擇。然后設(shè)計(jì)4×4子塊掃描方式，編寫(xiě)整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對(duì)除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實(shí)現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計(jì)了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對(duì)編碼算法設(shè)計(jì)相應(yīng)解碼算法。使用VC++完成算法驗(yàn)證，并進(jìn)行測(cè)試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗(yàn)證完成后，本文進(jìn)行了PC機(jī)客戶(hù)端設(shè)計(jì)，使其具有遠(yuǎn)程訪問(wèn)、H．264解碼與實(shí)時(shí)顯示的功能。同時(shí)將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶(hù)端接入網(wǎng)絡(luò)進(jìn)行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實(shí)驗(yàn)結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計(jì)成功。本系統(tǒng)具有成本低、擴(kuò)展性好及適用范圍廣等優(yōu)點(diǎn)，發(fā)展前景十分廣闊。
標(biāo)簽： FPGA 264 網(wǎng)絡(luò)視頻監(jiān)控 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-08-03
上傳用戶(hù)：88mao
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn)，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜，圖像編碼過(guò)程占用了大量的處理器時(shí)間開(kāi)銷(xiāo)和內(nèi)存開(kāi)銷(xiāo)，因而通過(guò)對(duì)JPEG2000算法進(jìn)行優(yōu)化并采用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部?jī)?nèi)容，對(duì)加快編碼速度從而擴(kuò)展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計(jì)，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計(jì)。在研究算術(shù)編碼器過(guò)程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機(jī)和二級(jí)流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過(guò)對(duì)算術(shù)編碼步驟優(yōu)化采用硬件描述語(yǔ)言對(duì)算術(shù)編碼器進(jìn)行了設(shè)計(jì)，并通過(guò)了功能仿真與綜合。實(shí)驗(yàn)證明該設(shè)計(jì)不但編碼速度快，而且流水線短，硬件設(shè)計(jì)的復(fù)雜度低且易于控制。 在研究碼率控制算法過(guò)程中，首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型，并驗(yàn)證了該算法的有效性，之后深入分析了該數(shù)學(xué)模型的實(shí)現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對(duì)算法優(yōu)化時(shí)采用黃金分割點(diǎn)算法代替原來(lái)的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實(shí)驗(yàn)證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計(jì)算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實(shí)現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長(zhǎng)”值從大到小通道編碼順序進(jìn)行編碼，通過(guò)對(duì)該算法的仿真驗(yàn)證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
標(biāo)簽： JPEG 2000 FPGA 標(biāo)準(zhǔn)
上傳時(shí)間： 2013-07-13
上傳用戶(hù)：long14578
數(shù)字圖像的壓縮是解決圖像數(shù)據(jù)量大、存儲(chǔ)和傳輸困難的基本措施。圖像壓縮的方法很多，一般可分為有損壓縮和無(wú)損壓縮兩大類(lèi)。有損壓縮允許一定程度的信息丟失，在滿足實(shí)際應(yīng)用的條件下能夠取得較高的壓縮比；無(wú)損壓縮不允許信息丟失，但是壓縮比難以提高。在醫(yī)學(xué)圖像、遙感圖像等應(yīng)用領(lǐng)域，對(duì)于圖像的壓縮比和失真度都有著較高要求，因此需要采用近無(wú)損壓縮的方法。近無(wú)損壓縮是有損壓縮和無(wú)損壓縮的一個(gè)折衷，允許一定的失真，能夠獲得高保真還原圖像的同時(shí)，得到比無(wú)損壓縮更高的壓縮比。 JPEG-LS是連續(xù)色調(diào)靜止圖像無(wú)損和近無(wú)損壓縮的國(guó)際標(biāo)準(zhǔn)，算法復(fù)雜度低，壓縮性能優(yōu)越，但是JPEG-LS對(duì)不同圖像壓縮時(shí)壓縮比不可控制。本文在研究JPEG-LS近無(wú)損圖像壓縮算法的基礎(chǔ)上，針對(duì)具體應(yīng)用背景，提出了一種基于塊的近無(wú)損壓縮方法。進(jìn)一步利用圖像局部紋理特性分析，對(duì)不同特性的區(qū)域容忍不同的信息丟失程度，實(shí)現(xiàn)了對(duì)圖像壓縮的碼率控制。針對(duì)某工程應(yīng)用中的具體要求，我們以FPGA為平臺(tái)，采用Verilog HDL語(yǔ)言對(duì)改進(jìn)算法進(jìn)行了硬件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果證明，這種基于塊的具有碼率控制的近無(wú)損圖像壓縮算法，在實(shí)現(xiàn)較為精確的碼率控制的同時(shí)，能夠獲得較高的還原圖像質(zhì)量，而且硬件實(shí)現(xiàn)復(fù)雜度低，能夠滿足對(duì)圖像的實(shí)時(shí)壓縮要求。
上傳時(shí)間： 2013-06-18
上傳用戶(hù)：zzbbqq99n
現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)是一種新型集成電路，可以將眾多的控制功能模塊集成為一體，具有集成度高、實(shí)用性強(qiáng)、高性?xún)r(jià)比、便于開(kāi)發(fā)等優(yōu)點(diǎn)，因而具有廣泛的應(yīng)用前景。單相全橋逆變器是逆變器的一種基本拓?fù)浣Y(jié)構(gòu)，對(duì)它的研究可以為三相逆變器研究提供參考，因此對(duì)單相全橋逆變器的分析有著重要的意義。 本文研制了一種基于FPGA的SPWM數(shù)字控制器，并將其應(yīng)用于單相逆變器進(jìn)行了試驗(yàn)研究。主要研究?jī)?nèi)容包括：SPWM數(shù)字控制系統(tǒng)軟件設(shè)計(jì)以及逆變器硬件電路設(shè)計(jì)，并對(duì)試驗(yàn)中發(fā)現(xiàn)的問(wèn)題進(jìn)行了深入分析，提出了相應(yīng)的解決方案和減小波形失真的措施。在硬件設(shè)計(jì)方面，首先對(duì)雙極性／單極性正弦脈寬調(diào)制技術(shù)進(jìn)行分析，選用適合高頻設(shè)計(jì)的雙極性調(diào)制。其次，詳細(xì)分析死區(qū)效應(yīng)，采用通過(guò)判斷輸出電壓電流之間的相位角預(yù)測(cè)橋臂電流極性方向，超前補(bǔ)償波形失真的方案。最后，采用電壓反饋實(shí)時(shí)檢測(cè)技術(shù)，對(duì)PWM進(jìn)行動(dòng)態(tài)調(diào)整。在控制系統(tǒng)軟件設(shè)計(jì)方面，采用FPGA自上而下的設(shè)計(jì)方法，對(duì)其控制系統(tǒng)進(jìn)行了功能劃分，完成了DDS標(biāo)準(zhǔn)正弦波發(fā)生器、三角波發(fā)生器、SPWM產(chǎn)生器以及加入死區(qū)補(bǔ)償?shù)腜WM發(fā)生器、電流極性判斷(零點(diǎn)判斷模塊和延時(shí)模塊)和反饋等模塊的設(shè)計(jì)。針對(duì)仿真和實(shí)驗(yàn)中的毛刺現(xiàn)象，分析其產(chǎn)生機(jī)理，給出常用的解決措施，改進(jìn)了系統(tǒng)性能。
上傳時(shí)間： 2013-07-06
上傳用戶(hù)：66666
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 本研究通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。
標(biāo)簽： FPGA ADC 并行測(cè)試 方法研究
上傳時(shí)間： 2013-06-07
上傳用戶(hù)：gps6888
LM386是一種音頻集成功放，具有自身功耗低、電壓增益可調(diào)整、電源電壓范圍大、外接元件少和總諧波失真小等優(yōu)點(diǎn)的功率放大器，廣泛應(yīng)用于錄音機(jī)和收音機(jī)之中。
上傳時(shí)間： 2013-07-31
上傳用戶(hù)：scorpion
TDA1521是荷蘭飛利浦公司設(shè)計(jì)的低失真度及高穩(wěn)度的芯片。 其中的參數(shù)為：TDA1521在電壓為±16V、阻抗為8Ω時(shí)，輸出功率為2×15W，此時(shí)的失真僅為0.5％。輸入阻抗20KΩ, 輸入靈敏度600mV,信噪比達(dá)到85dB。其電路設(shè)有等待、靜噪狀態(tài)，具有過(guò)熱保護(hù)，低失調(diào)電壓高紋波抑制，而且熱阻極低，具有極佳的高頻解析力和低頻力度。其音色通透純正，低音力度豐滿厚實(shí)，高音清亮明快，很有電子管的韻味。
標(biāo)簽： 雙聲道 功放電路圖 音箱 電路設(shè)計(jì)
上傳時(shí)間： 2013-07-04
上傳用戶(hù)：myworkpost
摘 要：介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理，給出了基于Altera公司FPGA器件的一個(gè)三相正弦信號(hào)發(fā)生器的設(shè)計(jì)方案，同時(shí)給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明：該方法生成的三相正弦信號(hào)具有對(duì)稱(chēng)性好、波形失真小、頻率精度高等優(yōu)點(diǎn)，且輸出頻率可調(diào)。\r\n關(guān)鍵詞：直接數(shù)字頻率合成；現(xiàn)場(chǎng)可編程門(mén)陣列；FPGA；三相正弦信號(hào)
標(biāo)簽： DDS 數(shù)字頻率合成
上傳時(shí)間： 2013-08-14
上傳用戶(hù)：kernor
AD8397內(nèi)置兩個(gè)電壓反饋型運(yùn)算放大器，能夠以出色的線性度驅(qū)動(dòng)高負(fù)載。共發(fā)射極、軌到軌輸出級(jí)的輸出電壓能力優(yōu)于典型射隨輸出級(jí)，驅(qū)動(dòng)25 負(fù)載時(shí)擺幅可以達(dá)到任一供電軌的0.5 V范圍以?xún)?nèi)。低失真、高輸出電流和寬輸出動(dòng)態(tài)范圍使AD8397特別適合要求高負(fù)載上大信號(hào)擺幅的應(yīng)用。
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：1417818867
全國(guó)大學(xué)生電子設(shè)計(jì)（課題：波形的合成與分解） 1 任務(wù) 設(shè)計(jì)制作一個(gè)具有產(chǎn)生多個(gè)不同頻率的正弦信號(hào)，并將這些信號(hào)再合成為近似方波和三角波功能的電路。系統(tǒng)示意圖如圖1所示： 2要求 2.1 方波振蕩器的信號(hào)經(jīng)分頻與濾波處理，同時(shí)產(chǎn)生頻率為1kHz和3kHz與5kHz的正弦波信號(hào)，這三種信號(hào)應(yīng)具有確定的相位關(guān)系；產(chǎn)生的信號(hào)波形無(wú)明顯失真；幅度峰峰值分別為6V與2V和1.2V； 2.2制作一個(gè)由移相器和加法器構(gòu)成的信號(hào)合成電路，將產(chǎn)生的1kHz和3kHz正弦波信號(hào)，作為基波和3次諧波，合成一個(gè)近似方波，波形幅度為5V，合成波形的形狀如圖2所示。 圖2 利用基波和3次諧波合成的近似方波 2.3 再用5kHz的正弦信號(hào)作為5次諧波，參與信號(hào)合成，使合成的波形更接近于方波，波形幅度為5V； 2.4根據(jù)三角波諧波的組成關(guān)系，設(shè)計(jì)一個(gè)新的信號(hào)合成電路，將產(chǎn)生的1kHz、3kHz、5kHz各個(gè)正弦信號(hào)，合成一個(gè)近似的三角波形，波形幅度為5V； 2.5合成波形的幅度與直流電平能數(shù)字設(shè)置和數(shù)控步進(jìn)可調(diào)，步進(jìn)值為0.5V和0.05V； 2.6設(shè)計(jì)制作一個(gè)能對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量和數(shù)字顯示的電路，測(cè)量誤差不大于?5％； 2要求 2.1 方波振蕩器的信號(hào)經(jīng)分頻與濾波處理，同時(shí)產(chǎn)生頻率為1kHz和3kHz與5kHz的正弦波信號(hào)，這三種信號(hào)應(yīng)具有確定的相位關(guān)系；產(chǎn)生的信號(hào)波形無(wú)明顯失真；幅度峰峰值分別為6V與2V和1.2V； 2.2制作一個(gè)由移相器和加法器構(gòu)成的信號(hào)合成電路，將產(chǎn)生的1kHz和3kHz正弦波信號(hào)，作為基波和3次諧波，合成一個(gè)近似方波，波形幅度為5V，合成波形的形狀如圖2所示。 圖2 利用基波和3次諧波合成的近似方波 2.3 再用5kHz的正弦信號(hào)作為5次諧波，參與信號(hào)合成，使合成的波形更接近于方波，波形幅度為5V； 2.4根據(jù)三角波諧波的組成關(guān)系，設(shè)計(jì)一個(gè)新的信號(hào)合成電路，將產(chǎn)生的1kHz、3kHz、5kHz各個(gè)正弦信號(hào)，合成一個(gè)近似的三角波形，波形幅度為5V； 2.5合成波形的幅度與直流電平能數(shù)字設(shè)置和數(shù)控步進(jìn)可調(diào)，步進(jìn)值為0.5V和0.05V； 2.6設(shè)計(jì)制作一個(gè)能對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量和數(shù)字顯示的電路，測(cè)量誤差不大于?5％； 2要求 2.1 方波振蕩器的信號(hào)經(jīng)分頻與濾波處理，同時(shí)產(chǎn)生頻率為1kHz和3kHz與5kHz的正弦波信號(hào)，這三種信號(hào)應(yīng)具有確定的相位關(guān)系；產(chǎn)生的信號(hào)波形無(wú)明顯失真；幅度峰峰值分別為6V與2V和1.2V； 2.2制作一個(gè)由移相器和加法器構(gòu)成的信號(hào)合成電路，將產(chǎn)生的1kHz和3kHz正弦波信號(hào)，作為基波和3次諧波，合成一個(gè)近似方波，波形幅度為5V，合成波形的形狀如圖2所示。 圖2 利用基波和3次諧波合成的近似方波 2.3 再用5kHz的正弦信號(hào)作為5次諧波，參與信號(hào)合成，使合成的波形更接近于方波，波形幅度為5V； 2.4根據(jù)三角波諧波的組成關(guān)系，設(shè)計(jì)一個(gè)新的信號(hào)合成電路，將產(chǎn)生的1kHz、3kHz、5kHz各個(gè)正弦信號(hào)，合成一個(gè)近似的三角波形，波形幅度為5V； 2.5合成波形的幅度與直流電平能數(shù)字設(shè)置和數(shù)控步進(jìn)可調(diào)，步進(jìn)值為0.5V和0.05V； 2.6設(shè)計(jì)制作一個(gè)能對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量和數(shù)字顯示的電路，測(cè)量誤差不大于?5％； 2要求 2.1 方波振蕩器的信號(hào)經(jīng)分頻與濾波處理，同時(shí)產(chǎn)生頻率為1kHz和3kHz與5kHz的正弦波信號(hào)，這三種信號(hào)應(yīng)具有確定的相位關(guān)系；產(chǎn)生的信號(hào)波形無(wú)明顯失真；幅度峰峰值分別為6V與2V和1.2V； 2.2制作一個(gè)由移相器和加法器構(gòu)成的信號(hào)合成電路，將產(chǎn)生的1kHz和3kHz正弦波信號(hào)，作為基波和3次諧波，合成一個(gè)近似方波，波形幅度為5V，合成波形的形狀如圖2所示。 圖2 利用基波和3次諧波合成的近似方波 2.3 再用5kHz的正弦信號(hào)作為5次諧波，參與信號(hào)合成，使合成的波形更接近于方波，波形幅度為5V； 2.4根據(jù)三角波諧波的組成關(guān)系，設(shè)計(jì)一個(gè)新的信號(hào)合成電路，將產(chǎn)生的1kHz、3kHz、5kHz各個(gè)正弦信號(hào)，合成一個(gè)近似的三角波形，波形幅度為5V； 2.5合成波形的幅度與直流電平能數(shù)字設(shè)置和數(shù)控步進(jìn)可調(diào)，步進(jìn)值為0.5V和0.05V； 2.6設(shè)計(jì)制作一個(gè)能對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量和數(shù)字顯示的電路，測(cè)量誤差不大于?5％； 一起學(xué)習(xí)交流 QQ:853594759
標(biāo)簽： 853594759 電子設(shè)計(jì)大賽 波形合成 分解
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：chongchong1234
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
