傅里葉積分算子理論及其應用
標簽： 傅里葉積分
上傳時間： 2022-07-17
上傳用戶：qdxqdxqdxqdx
labview 注冊機 算號器.exe
上傳時間： 2013-06-25
上傳用戶：eeworm
輕型高壓直流輸電系統(tǒng)在解決交流系統(tǒng)非同步互聯(lián)、向偏遠地區(qū)的無源負荷供電、滿足保護環(huán)境要求等方面具有很大的優(yōu)勢。在傳統(tǒng)的基于兩電平或三電平電壓源型換流器的輕型高壓直流輸電系統(tǒng)中，換流器交流側需要使用體積龐大和笨重的濾波裝置，橋臂的高電壓需要功率開關器件直接串聯(lián)來實現(xiàn)等，增大了換流站的占地空間，降低了換流器的工作效率。 本文針對傳統(tǒng)輕型高壓直流輸電系統(tǒng)所存在的缺點，采用一種新的模塊化多電平換流器作為輕型高壓直流輸電系統(tǒng)的換流器。分析了模塊化多電平換流器的工作原理，并提出將其應用于輕型高壓直流輸電系統(tǒng)的調制算法和控制策略。最后對控制系統(tǒng)的具體實現(xiàn)方案進行一定的探討。通過仿真驗證所提出的調制算法和控制策略的正確性。具體說來，全文的主要工作體現(xiàn)在以下幾個方面： 1、詳細講述模塊化多電平換流器的拓撲結構、子模塊的具體實現(xiàn)形式及工作原理，并提出適合該換流器的調制算法。 2、詳細介紹組成輕型高壓直流輸電系統(tǒng)的電壓源型換流器的工作原理，分析電壓源型換流器的間接電流和直接電流控制策略。 3、對基于模塊化多電平換流器的輕型高壓直流輸電系統(tǒng)進行仿真，驗證所提出控制策略的正確性。 4、探討解決模塊化多電平換流器子模塊直流側電容電壓的均衡問題，提出一種較為簡單有效的控制方法。 5、提出基于模塊化多電平換流器結構的輕型高壓直流輸電控制系統(tǒng)的實現(xiàn)方法，并重點講述子模塊的數(shù)字邏輯電路的實現(xiàn)方法。
上傳時間： 2013-04-24
上傳用戶：huangzr5
異步電動機的軟起動研究，是一項重要的研究課題。本文以分級變頻理論為基礎，利用數(shù)學分析的方法對分級變頻的子頻率系統(tǒng)進行了深入的研究，總結了各級子頻率系統(tǒng)的電壓相序情況以及最優(yōu)的觸發(fā)角度。并且對傳統(tǒng)異步電動機軟起動器的主電路結構進行了改進，提出了從較低頻率開始分五級起動的分級變頻調壓軟起動形式，而且各級子頻率的起動都能實現(xiàn)最優(yōu)的正序電壓組合，保證了起動轉矩的最大化。通過對分級變頻調壓軟起動形式的建模和仿真試驗，證明了此方法可以在降低起動電流的同時實現(xiàn)異步電機的高轉矩起動，驗證了此方法的有效性和可行性。基于以上研究的成果，本文介紹了以TMS320LF2407ADSP芯片為核心的軟起動軟硬件設計方法。最后對本課題的進一步研究提出了展望。
上傳時間： 2013-04-24
上傳用戶：assss
瑞泰開發(fā)板ICETEK-DM642的實驗例程 實驗5.1：發(fā)光二極管的顯示編程––––––––––––––––––– 85 實驗5.2：定時器控制發(fā)光二極管的顯示–––––––––––––––– 90 實驗5.3：音頻輸出––––––––––––––––––––––––– 94 實驗5.4：BSL 測試––––––––––––––––––––––––– 97 實驗5.5：FLASH 燒寫和程序自啟動（Boot Loader）–––––––––––99 第二章：基于 ICETEK-DM642-PCI 的基本圖象算法實現(xiàn)–––––––––––104 實驗5.6---實驗5.19：視頻驅動程序應用––––––––––––––––104 實驗5.20：視頻圖像處理-取反––––––––––––––––––––122 實驗5.21：視頻圖像處理-直方圖統(tǒng)計–––––––––––––––––124 實驗5.22：視頻圖像處理-直方圖均衡化增強––––––––––––––126 實驗5.23：視頻圖像處理-中值濾波–––––––––––––––––– 129 實驗5.24：視頻圖像處理-邊緣檢測（Sobel 算子）––––––––––––132 實驗5.25：視頻圖像處理-傅立葉變換––––––––––––––––– 136 實驗5.26：視頻圖像處理-彩色空間變換–––––––––––––––– 140 第三章：基于ICETEK-DM642-PCI 的FPGA 實現(xiàn)OSD 功能及圖象算法–––– 144 實驗5.27---實驗5.30：視頻圖像與圖形的疊加–––––––––––––144 第四章：基于ICETEK-DM642-PCI 的復雜圖象算法實現(xiàn)––––––––––– 148 實驗5.31：視頻圖像處理-H.263 編碼解碼––––––––––––––––148 實驗5.32：視頻圖像處理-JPEG2 編碼解碼–––––––––––––––153 實驗5.33：視頻圖像處理-MPEG2 編碼解碼–––––––––––––––157 實驗5.34：視頻圖像處理-運動圖像檢測––––––––––––––––162 第五章：基于ICETEK-DM642-PCI 的圖象網絡算法實現(xiàn)–––––––––––166 實驗5.35：視頻圖像處理-JPEG 網絡攝像機–––––––––––––––166 實驗5.36：視頻圖像處理-雙路JPEG 網絡攝像機–––––––––––––170 實驗5.37：視頻圖像處理-視頻網絡服務器––––––––––––––– 174 實驗5.38：視頻圖像處理-視頻網絡客戶端––––––––––––––– 179 第六章：基于ICETEK-DM642-PCI 的語音算法實現(xiàn)：–––––––––––––184 實驗5.39：語音處理-數(shù)字回聲–––––––––––––––––––– 184 實驗5.40：語音處理-濾波處理–––––––––––––––––––– 187 實驗5.41：語音處理-濾波處理1––––––––––––––––––– 189 第七章：基于ICETEK-DM642-PCI 的上位機通訊實驗–––––––––––– 191 實驗5.42：通信-異步串口––––––––––––––––––––––191 實驗5.43：通信-PCI 總線–––––––––––––––––––––– 194 實驗 5.44：視頻圖像處理-生成圖像文件–––––––––––––––– 198
上傳時間： 2013-05-31
上傳用戶：zxianyu
隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統(tǒng)的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現(xiàn)的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項新的視頻壓縮技術標準，在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價是計算復雜度的增加，據(jù)估計其編碼的計算復雜度大約為H.263的3倍，因此很難應用于實時視頻處理領域。針對這一現(xiàn)狀，業(yè)內做了大量的研究工作，力圖降低其計算復雜度和提高運行效率。比如在運動估計方面，國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上，分析了H.264幀內編碼, 幀間編碼及變換，量化技術的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內模式判決算法，通過結合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計算當前塊的邊緣信息，累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖，以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|量。 另外在幀間預測模式選擇算法方面進行了改進研究：按順序對不同類型進行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時，結合小塊模式搜索中途停止準則來確定最優(yōu)模式。仿真表明：改進算法相對與原來算法能夠節(jié)省很多的編碼時間（平均下降了49.3％），但帶來的圖像質星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數(shù)據(jù)做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程，并實現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現(xiàn)的H.264編碼視頻處理模塊設計具備了成本低，周期短，設計方法靈活等優(yōu)點，具有廣闊的市場應用前景。 仿真表明，通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現(xiàn)實時編碼。
上傳時間： 2013-07-18
上傳用戶：zukfu
為了克服傳統(tǒng)的局部特征匹配算法對噪聲和圖像灰度非線性變換敏感的不足，提出了基于SIFT（Scale Invariant Feature Transform）描述算子的特征匹配算法。該算法首先
上傳時間： 2013-04-24
上傳用戶：hphh
隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發(fā)展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn)，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景，對熵編碼器和解碼器的硬件實現(xiàn)進行探討，給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續(xù)性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統(tǒng)中經過DWT變換，量化，掃描后的數(shù)據(jù)進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
