ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
用 MSP430F149單 片 機 實 現 步 進 電 機 通 用 控 帶U器
上傳時間： 2014-12-24
上傳用戶：wkxiian
制器原理及其 在運動控制系統中的應用 為了滿足高性能運動控制系統的開發需要．結合工程上的實際應 用，本書介紹了數字信號處理器的發展概況和美國德州儀器(TI)等 公司生產的DSP芯片的特點，以及運動控制系統的發展概況，并對 現有的系統實現方法作了對比；在此基礎上．詳細介紹了TI公司生產 的TMS320x24x系列DSP控制器的芯片結構．功能外設，指令系統． 集成開發環境和系統開發，調試工具等內容；通過對無刷直流電動機 控制器，交流伺服電動機控制器等實現方案的設計思路和程序代碼的 翔實介紹．對利用x24x系列DSP控制器進行系統開發過程中出現的 主要問題及其解決辦法進行了總結。
上傳時間： 2014-12-28
上傳用戶：lihairui42
設計了一種以紅外傳感器ST188、AT89S51為控制核心的自動循跡小車，系統采用單片機AT89S51產生PWM波調控小車速度，紅外傳感器ST188對路面黑色軌跡進行檢測，并將檢測到的信號反饋給微控系統AT89S51，AT89S51由采集到的信號發出指令，控制小車電機驅動電路以調整行駛方向，從而使小車能夠沿著黑色軌跡自動行駛，實現小車自動循跡的目的。
上傳時間： 2013-11-03
上傳用戶：wqq123456
C++完美演繹 經典算法 如 /* 頭文件：my_Include.h */ #include <stdio.h> /* 展開C語言的內建函數指令 */ #define PI 3.1415926 /* 宏常量，在稍后章節再詳解 */ #define circle(radius) (PI*radius*radius) /* 宏函數，圓的面積 */ /* 將比較數值大小的函數寫在自編include文件內 */ int show_big_or_small (int a,int b,int c) { int tmp if (a>b) { tmp = a a = b b = tmp } if (b>c) { tmp = b b = c c = tmp } if (a>b) { tmp = a a = b b = tmp } printf("由小至大排序之后的結果:%d %d %d\n", a, b, c) } 程序執行結果： 由小至大排序之后的結果:1 2 3 可將內建函數的include文件展開在自編的include文件中 圓圈的面積是=201.0619264
標簽： my_Include include define 3.141
上傳時間： 2014-01-17
上傳用戶：epson850
源代碼\用動態規劃算法計算序列關系個數 用關系"<"和"="將3個數a，b，c依次序排列時，有13種不同的序列關系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要將n個數依序列，設計一個動態規劃算法，計算出有多少種不同的序列關系， 要求算法只占用O(n),只耗時O(n*n).
上傳時間： 2013-12-26
上傳用戶：siguazgb
c語言版的多項式曲線擬合。 用最小二乘法進行曲線擬合. 用p－1 次多項式進行擬合，p<= 10 x,y 的第0個域x[0],y[0],沒有用，有效數據從x[1],y[1] 開始 nNodeNum,有效數據節點的個數。 b,為輸出的多項式系數，b[i] 為b[i-1]次項。b[0],沒有用。 b,有10個元素ok。
上傳時間： 2014-01-12
上傳用戶：變形金剛
crc任意位生成多項式 任意位運算 自適應算法 循環冗余校驗碼(CRC，Cyclic Redundancy Code)是采用多項式的 編碼方式，這種方法把要發送的數據看成是一個多項式的系數 ，數據為bn-1bn-2…b1b0 (其中為0或1)，則其對應的多項式為： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：數據“10010101”可以寫為多項式 X７+X４+X２+1。 循環冗余校驗CRC 循環冗余校驗方法的原理如下： (1) 設要發送的數據對應的多項式為P(x)。 (2) 發送方和接收方約定一個生成多項式G(x)，設該生成多項式 的最高次冪為r。 (3) 在數據塊的末尾添加r個0，則其相對應的多項式為M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，獲得商Q(x)和余式R(x)，則 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2運算，T(x)所對應的數據是在原數 據塊的末尾加上余式所對應的數據得到的。 (6) 發送T(x)所對應的數據。 (7) 設接收端接收到的數據對應的多項式為T’(x)，將T’(x)除以G(x) ，若余式為0，則認為沒有錯誤，否則認為有錯。
上傳時間： 2014-11-28
上傳用戶：宋桃子
crc任意位生成多項式 任意位運算 自適應算法 循環冗余校驗碼(CRC，Cyclic Redundancy Code)是采用多項式的 編碼方式，這種方法把要發送的數據看成是一個多項式的系數 ，數據為bn-1bn-2…b1b0 (其中為0或1)，則其對應的多項式為： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：數據“10010101”可以寫為多項式 X７+X４+X２+1。 循環冗余校驗CRC 循環冗余校驗方法的原理如下： (1) 設要發送的數據對應的多項式為P(x)。 (2) 發送方和接收方約定一個生成多項式G(x)，設該生成多項式 的最高次冪為r。 (3) 在數據塊的末尾添加r個0，則其相對應的多項式為M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，獲得商Q(x)和余式R(x)，則 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2運算，T(x)所對應的數據是在原數 據塊的末尾加上余式所對應的數據得到的。 (6) 發送T(x)所對應的數據。 (7) 設接收端接收到的數據對應的多項式為T’(x)，將T’(x)除以G(x) ，若余式為0，則認為沒有錯誤，否則認為有錯
上傳時間： 2014-01-16
上傳用戶：hphh
F2812實驗程序，8位鍵控蜂鳴器與lcd
上傳時間： 2015-11-09
上傳用戶：Ants
<li id="8gckc"></li> <li id="8gckc"></li>