專(zhuān)輯類(lèi)-網(wǎng)絡(luò)及電腦相關(guān)專(zhuān)輯-114冊(cè)-4.31G 4天成就網(wǎng)管大師個(gè)人網(wǎng)管安全手冊(cè)-634M.zip
上傳時(shí)間： 2013-06-12
上傳用戶：camelcamel690
專(zhuān)輯類(lèi)-網(wǎng)絡(luò)及電腦相關(guān)專(zhuān)輯-114冊(cè)-4.31G 無(wú)線網(wǎng)絡(luò)安全防護(hù)-290頁(yè)-10.9M.pdf
標(biāo)簽： 10.9 290 無(wú)線網(wǎng)絡(luò)
上傳時(shí)間： 2013-05-31
上傳用戶：dpuloku
變電站是電力系統(tǒng)的一個(gè)重要環(huán)節(jié)，它的運(yùn)行情況直接影響到電力系統(tǒng)的可靠、經(jīng)濟(jì)運(yùn)行。一個(gè)變電站運(yùn)行情況的優(yōu)劣，在很大程度上取決于其二次設(shè)備的工作性能。現(xiàn)在的變電站有三種運(yùn)行模式：一種是常規(guī)變電站，一種是部分實(shí)現(xiàn)微機(jī)管理、具有一定自動(dòng)化水平的變電站，再有一種是實(shí)現(xiàn)無(wú)人值班、全面微機(jī)化的綜合自動(dòng)化變電站。在常規(guī)變電站中，其繼電保護(hù)、中央信號(hào)系統(tǒng)、變送器、遠(yuǎn)動(dòng)及故障錄波裝置等所有二次設(shè)備都是采用傳統(tǒng)的分立式設(shè)備，而且站內(nèi)配備大量控制、保護(hù)、記錄用屏盤(pán)。使裝備設(shè)置復(fù)雜，占地面積大，日常維護(hù)管理工作繁重。這種常規(guī)變電站的一個(gè)致命弱點(diǎn)是不具備自診斷能力，對(duì)二次系統(tǒng)本身的故障無(wú)法監(jiān)測(cè)。因此，這種常規(guī)變電站已逐漸被淘汰。 要提高變電站運(yùn)行的可靠性及經(jīng)濟(jì)性，一個(gè)最有效的方法就是提高變電站運(yùn)行管理的自動(dòng)化水平，實(shí)現(xiàn)變電站的綜合自動(dòng)化，以微機(jī)化的新型二次設(shè)備取代傳統(tǒng)使用的分立式設(shè)備。開(kāi)發(fā)集保護(hù)、控制、監(jiān)測(cè)及遠(yuǎn)動(dòng)等功能為一體的新型設(shè)備，并實(shí)現(xiàn)設(shè)備共享、信息資源共享，使變電站設(shè)計(jì)簡(jiǎn)捷、布局緊湊，運(yùn)行更加可靠安全。 隨著微型計(jì)算機(jī)技術(shù)、集成電路技術(shù)的迅速發(fā)展，原來(lái)越多的新技術(shù)和新產(chǎn)品應(yīng)用到變電站的二次設(shè)備中去，使變電站的二次設(shè)備得到不斷的更新?lián)Q代。該項(xiàng)研究把一種新型的低壓電能量測(cè)量芯片與高性能的數(shù)字信號(hào)處理器(DSP)結(jié)合起來(lái)，利用DSP體積小、功能強(qiáng)、功耗低、速度快、性價(jià)比高等優(yōu)點(diǎn)，設(shè)計(jì)出新型的變電站線路測(cè)控單元，實(shí)現(xiàn)對(duì)高壓線路的測(cè)量、監(jiān)視和控制，這種新型的二次設(shè)備比傳統(tǒng)的二次設(shè)備具有更高的精度和更快的相應(yīng)速度。 與此同時(shí)，網(wǎng)絡(luò)理論和技術(shù)的發(fā)展，也使變電站監(jiān)控系統(tǒng)的結(jié)構(gòu)發(fā)生了很大的變化，由原來(lái)的集中控制型逐步過(guò)渡到功能分散、模塊化的分散網(wǎng)絡(luò)型，通過(guò)現(xiàn)場(chǎng)總線，使主控室和現(xiàn)場(chǎng)之間的聯(lián)系變成了串行通信聯(lián)系，從而提高的系統(tǒng)的可靠性和可維護(hù)性。CAN總線應(yīng)用于變電站的監(jiān)控系統(tǒng)中，組成變電站的數(shù)據(jù)通信網(wǎng)絡(luò)，可以提高系統(tǒng)的抗干擾能力和容錯(cuò)能力。 該文就以上的兩個(gè)方面進(jìn)行研究和設(shè)計(jì)，主要內(nèi)容包括：一是在簡(jiǎn)單介紹新型電能測(cè)量芯片和DSP的基本知識(shí)的基礎(chǔ)上，提出了一個(gè)變電站測(cè)控單元的設(shè)計(jì)方案，并從從硬件和軟件兩個(gè)方面進(jìn)行了詳細(xì)的介紹，主要部分是對(duì)測(cè)量模塊的設(shè)計(jì)；二是系統(tǒng)的通信接口模塊設(shè)計(jì)，從硬件和軟件方面詳細(xì)的介紹了通信模塊的三種不同的通信接口的設(shè)計(jì)，分別是RS-232串行通信、RS-485總線通信、CAN總線通信；三是在分析現(xiàn)代測(cè)控系統(tǒng)發(fā)展歷史，指出了現(xiàn)場(chǎng)總線測(cè)控系統(tǒng)的優(yōu)越性；四是設(shè)計(jì)出的測(cè)控系統(tǒng)單元的基礎(chǔ)上，利用CAN現(xiàn)場(chǎng)總線構(gòu)建變電站的綜合監(jiān)控系統(tǒng)。 該文提出的方案、技術(shù)以及結(jié)論對(duì)于變電站監(jiān)控系統(tǒng)和自綜合動(dòng)化系統(tǒng)的研究開(kāi)發(fā)、工程設(shè)計(jì)都具有實(shí)際的參考意義。
上傳時(shí)間： 2013-04-24
上傳用戶：fhzm5658
超聲波電機(jī)(Ultrasonic Motor簡(jiǎn)稱(chēng)USM)是八十年代發(fā)展起來(lái)的新型微電機(jī)。本文針對(duì)超聲波電機(jī)及其控制技術(shù)的研究現(xiàn)狀和發(fā)展趨勢(shì),以我國(guó)研究技術(shù)相對(duì)比較成熟并有產(chǎn)業(yè)化前景的行波超聲波電機(jī)(Traveling-wave Ultrasonic Motor簡(jiǎn)稱(chēng)TUSM)的伺服控制技術(shù)為研究對(duì)象,以直徑60mm的行波超聲波電機(jī)TUSM60為研究實(shí)例,在特性測(cè)試、動(dòng)穩(wěn)態(tài)性能分析,辨識(shí)模型建立、控制策略與控制算法的選擇與實(shí)現(xiàn)等方面展開(kāi)研究。本論具體的研究?jī)?nèi)容為： 在分析超聲波電機(jī)研究歷史和現(xiàn)狀的基礎(chǔ)上,結(jié)合國(guó)內(nèi)外超聲波電機(jī)特別是行波超聲波電機(jī)控制技術(shù)的發(fā)展趨勢(shì),重點(diǎn)論述了行波超聲波電機(jī)及其驅(qū)動(dòng)控制技術(shù)的研究進(jìn)展。 介紹行波超聲波電機(jī)的基本結(jié)構(gòu),并從該電機(jī)的主要理論基礎(chǔ)--壓電原理、行波合成、接觸模型出發(fā),分析了行波超聲波電機(jī)定子質(zhì)點(diǎn)的運(yùn)動(dòng)方程.并結(jié)合定轉(zhuǎn)子摩擦接觸特點(diǎn),分析了行波超聲波電機(jī)的運(yùn)行機(jī)理。 根據(jù)對(duì)行波超聲波電機(jī)測(cè)試和高精度控制的要求,研制出基于雙DSP和FPGA的超聲波電機(jī)高性能測(cè)試控制平臺(tái)。其中控制核心采用了雙DSP結(jié)構(gòu),可以在對(duì)行波超聲波電機(jī)進(jìn)行控制的同時(shí),將必要的參數(shù)讀取出來(lái)進(jìn)行分析和研究。為行波超聲波電機(jī)瞬態(tài)特性分析以及控制策略、控制算法的深入研究打下了基礎(chǔ)。 對(duì)電機(jī)的瞬態(tài)、穩(wěn)態(tài)特性進(jìn)行的測(cè)試,可以分析驅(qū)動(dòng)頻率、電壓以及相位差等調(diào)節(jié)量對(duì)電機(jī)輸出的影響。在此基礎(chǔ)上進(jìn)一步對(duì)行波超聲波電機(jī)的調(diào)節(jié)方式、控制算法選擇方面進(jìn)行分析,并得到相應(yīng)結(jié)論。 通過(guò)對(duì)實(shí)驗(yàn)數(shù)據(jù)的總結(jié)和歸納,利用系統(tǒng)辨識(shí)中的非參數(shù)方法,建立在特定頻率條件下的近似線性模型。在行波超聲波電機(jī)工作范圍內(nèi),辨識(shí)若干組不同頻率條件下的近似線性模型,將這些模型的參數(shù)進(jìn)行二維或三維擬合,可以得到一個(gè)關(guān)于行波超聲波電機(jī)傳遞函數(shù)的模型。辨識(shí)模型的建立為合理的選擇和優(yōu)化控制參數(shù),控制效果的驗(yàn)證等提供了行之有效的手段。 在對(duì)行波超聲波電機(jī)的速度控制、位置控制展開(kāi)的研究中.首先利用遺傳算法對(duì)常規(guī)PI恒轉(zhuǎn)速控制的控制參數(shù)整定及修正方法進(jìn)行了研究；利用神經(jīng)元的在線自學(xué)習(xí)能力,研究和設(shè)計(jì)單神經(jīng)元PID-PI轉(zhuǎn)速控制器,提高控制系統(tǒng)對(duì)電機(jī)非線性和時(shí)變性的適應(yīng)能力；為了消除在伺服控制中,單一調(diào)節(jié)量(驅(qū)動(dòng)頻率)情況下,低轉(zhuǎn)速的跳躍問(wèn)題,研究和討論了多調(diào)節(jié)量分段控制方法,并利用模糊控制對(duì)控制方法的有效性進(jìn)行了驗(yàn)證；在位置控制中,利用轉(zhuǎn)速控制研究的結(jié)果,研究和設(shè)計(jì)了位置--速度雙環(huán)(串級(jí))控制器,實(shí)現(xiàn)了電機(jī)高精度位置伺服控制。 通過(guò)對(duì)已有控制系統(tǒng)的改進(jìn)和簡(jiǎn)化,設(shè)計(jì)和研制了具有實(shí)用化價(jià)值行波超聲波電機(jī)控制器：并將研究成果應(yīng)用于針對(duì)核磁成像設(shè)備而設(shè)計(jì)的行波超聲波電機(jī)隨動(dòng)控制系統(tǒng)中,同時(shí)嘗試了將該控制器用于高精度X-Y兩維定位平臺(tái)。
上傳時(shí)間： 2013-07-13
上傳用戶：mpquest
SATA接口是新一代的硬盤(pán)串行接口標(biāo)準(zhǔn)，和以往的并行硬盤(pán)接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢(shì)。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊(duì)列）、端口復(fù)用器、交錯(cuò)啟動(dòng)等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點(diǎn)，SATA硬盤(pán)業(yè)已被廣泛的使用于各種企業(yè)級(jí)和個(gè)人用戶。 硬盤(pán)作為主要的信息載體之一，其信息安全問(wèn)題尤其引起人們的關(guān)注。由于在加密時(shí)需要實(shí)時(shí)處理大量的數(shù)據(jù)，所以對(duì)硬盤(pán)數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤(pán)加密和SATA接口結(jié)合起來(lái)進(jìn)行設(shè)計(jì)和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計(jì)具有重要的使用價(jià)值和研究?jī)r(jià)值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對(duì)系統(tǒng)設(shè)計(jì)中各個(gè)層次中涉及的關(guān)鍵問(wèn)題進(jìn)行了闡述。其次，本論文對(duì)ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對(duì)設(shè)計(jì)中涉及的命令和對(duì)其做出的修改進(jìn)行了說(shuō)明。接著，本論文對(duì)SATA2．0加解密控制芯片的系統(tǒng)設(shè)計(jì)進(jìn)行了講解，包括硬件平臺(tái)搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計(jì)中的難點(diǎn)問(wèn)題并給出解決問(wèn)題的方法。然后，對(duì)系統(tǒng)數(shù)據(jù)通路的各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行詳盡的闡述，并給出各個(gè)模塊的驗(yàn)證結(jié)果。最后，本文簡(jiǎn)要的介紹了驗(yàn)證平臺(tái)搭建和測(cè)試環(huán)境、測(cè)試方法等問(wèn)題，并分析測(cè)試結(jié)果。 本SATA2．0硬盤(pán)加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測(cè)試，目前工作正常，性能良好，已經(jīng)達(dá)到項(xiàng)目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計(jì)與實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：JIUSHICHEN
現(xiàn)代社會(huì)信息量爆炸式增長(zhǎng)，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對(duì)帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡(jiǎn)單等優(yōu)勢(shì)，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對(duì)目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺(tái)進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號(hào)處理機(jī)為設(shè)計(jì)平臺(tái)，在其中的一塊信號(hào)處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真，當(dāng)仿真驗(yàn)證通過(guò)之后，重點(diǎn)是在硬件平臺(tái)上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對(duì)Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì)，經(jīng)過(guò)回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：戀天使569
隨著社會(huì)的發(fā)展，人們對(duì)電力需求特別是電能質(zhì)量的要求越來(lái)越高。但由于非線性負(fù)荷大量使用，卻帶來(lái)了嚴(yán)重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運(yùn)行帶來(lái)嚴(yán)重影響，給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問(wèn)題。諧波檢測(cè)是諧波研究中重要分支，是解決其它相關(guān)諧波問(wèn)題的基礎(chǔ)。因此，對(duì)諧波的檢測(cè)和研究，具有重要的理論意義和實(shí)用價(jià)值。 目前使用的電力系統(tǒng)諧波檢測(cè)裝置，大多基于微處理器設(shè)計(jì)。微處理器是作為整個(gè)系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點(diǎn)。由于微電子技術(shù)的發(fā)展，特別是專(zhuān)用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計(jì)技術(shù)的發(fā)展，使得設(shè)計(jì)電力系統(tǒng)諧波檢測(cè)專(zhuān)用的集成電路成為可能，同時(shí)為諧波檢測(cè)裝置的硬件設(shè)計(jì)提供了一個(gè)新的發(fā)展途徑。本文目標(biāo)就是設(shè)計(jì)電力系統(tǒng)諧波檢測(cè)專(zhuān)用集成電路，從而可以實(shí)現(xiàn)對(duì)電力系統(tǒng)諧波的高精度檢測(cè)。采用專(zhuān)用集成電路進(jìn)行諧波檢測(cè)裝置的硬件設(shè)計(jì)，具有體積小，速度快，可靠性高等優(yōu)點(diǎn)，由于應(yīng)用范圍廣，需求量大，電力系統(tǒng)諧波檢測(cè)專(zhuān)用集成電路具有很好的應(yīng)用前景。 本文首先介紹了國(guó)內(nèi)外現(xiàn)行諧波檢測(cè)標(biāo)準(zhǔn)，調(diào)研了電力系統(tǒng)諧波檢測(cè)的發(fā)展趨勢(shì)；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測(cè)國(guó)標(biāo)參數(shù)的測(cè)量算法，為系統(tǒng)選定了基于FPGA的SOPC設(shè)計(jì)方案。 本文分析了電力系統(tǒng)諧波檢測(cè)專(zhuān)用集成電路的功能模型，對(duì)專(zhuān)用集成電路進(jìn)行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測(cè)專(zhuān)用集成電路的并行結(jié)構(gòu)。設(shè)計(jì)了基于FPGA的諧波檢測(cè)專(zhuān)用集成電路設(shè)計(jì)和驗(yàn)證的硬件平臺(tái)。配合專(zhuān)用集成電路的電子設(shè)計(jì)自動(dòng)化(EDA)工具構(gòu)建了智能監(jiān)控單元專(zhuān)用集成電路的開(kāi)發(fā)環(huán)境。 在進(jìn)行FPGA具體設(shè)計(jì)時(shí)，根據(jù)待實(shí)現(xiàn)功能的不同特點(diǎn)，分為用戶邏輯區(qū)域和Nios處理器模塊兩個(gè)部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進(jìn)行模擬信號(hào)的采樣，并對(duì)采樣得到的數(shù)字量進(jìn)行諧波分析等運(yùn)算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問(wèn)。Nios處理器對(duì)數(shù)據(jù)處理模塊的結(jié)果進(jìn)一步處理，得到其各自對(duì)應(yīng)的最終值，并將結(jié)果通過(guò)串行通信接口發(fā)送給上位機(jī)。 最后，對(duì)設(shè)計(jì)實(shí)體進(jìn)行了整體的編譯、綜合與優(yōu)化工作，并通過(guò)邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。在實(shí)驗(yàn)室條件下，對(duì)監(jiān)測(cè)指標(biāo)的運(yùn)算結(jié)果進(jìn)行了實(shí)驗(yàn)測(cè)量，實(shí)驗(yàn)結(jié)果表明該監(jiān)測(cè)裝置滿足了電力系統(tǒng)諧波檢測(cè)的總體要求。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：yw14205
在幾乎所有現(xiàn)代通訊和計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域中，安全問(wèn)題都起著非常重要的作用。隨著網(wǎng)絡(luò)應(yīng)用的迅速發(fā)展，對(duì)安全的要求也逐漸加強(qiáng)。目前影響最大的三類(lèi)公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達(dá)到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經(jīng)基本成熟，但由于它的計(jì)算復(fù)雜性大，所以在具體實(shí)現(xiàn)上還需要進(jìn)一步研究。實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng)，對(duì)于增強(qiáng)信息系統(tǒng)的安全性和研究更高強(qiáng)度的加密系統(tǒng)都有著重要的理論意義和較高的應(yīng)用價(jià)值，相信超橢圓曲線密碼系統(tǒng)將會(huì)有更好的應(yīng)用前景。 對(duì)于密碼系統(tǒng)，我們希望它占用的空間更少，實(shí)現(xiàn)的時(shí)間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對(duì)主要算法進(jìn)行實(shí)現(xiàn)比較并提出軟硬協(xié)調(diào)思想實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng)就是為了達(dá)到這個(gè)目標(biāo)。 論文先介紹了超橢圓曲線密碼系統(tǒng)中有限域上的兩個(gè)核心運(yùn)算——有限域乘法運(yùn)算和有限域求逆運(yùn)算。對(duì)有限域乘法運(yùn)算的全串行算法和串并混合算法在FPGA上用VHDL語(yǔ)言進(jìn)行了實(shí)現(xiàn)，并對(duì)它們的結(jié)果進(jìn)行對(duì)比，重點(diǎn)在于對(duì)并行度不同的串并混合算法進(jìn)行實(shí)現(xiàn)比較，找到面積和速度的最佳結(jié)合點(diǎn)。通過(guò)對(duì)算法的實(shí)現(xiàn)和比較，發(fā)現(xiàn)理論上面積和速度協(xié)調(diào)性較好的8位串并混合算法在實(shí)際中協(xié)調(diào)性并不是很好，最終得出結(jié)論，在所做實(shí)驗(yàn)的四種情況中，面積和速度協(xié)調(diào)性較好的算法是4位串并混合算法。隨后論文對(duì)有限域求逆運(yùn)算的三種算法在FPGA上用VHDL語(yǔ)言進(jìn)行實(shí)現(xiàn)比較，找到單獨(dú)實(shí)現(xiàn)有限域求逆運(yùn)算較好的算法(MIMA域求逆算法)和可以與域乘法運(yùn)算相結(jié)合的算法(使用域乘法求逆的算法)，為軟硬協(xié)調(diào)實(shí)現(xiàn)超橢圓曲線系統(tǒng)思想的提出打下基礎(chǔ)。 論文然后提出了軟硬協(xié)調(diào)的方法實(shí)現(xiàn)超橢圓曲線系統(tǒng)的思想，并對(duì)整個(gè)系統(tǒng)進(jìn)行了軟硬件部分的劃分。通過(guò)分析，將標(biāo)量乘算法，除子算法和多項(xiàng)式環(huán)算法劃分到軟件部分，并對(duì)其中的標(biāo)量乘運(yùn)算進(jìn)行了詳細(xì)的分析介紹，將有限域算法歸于硬件部分并對(duì)其進(jìn)行了簡(jiǎn)單描述。在最后對(duì)全文進(jìn)行總結(jié)，提出進(jìn)一步需要開(kāi)展的工作。
上傳時(shí)間： 2013-04-24
上傳用戶：zl123！@#
國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來(lái)提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫(xiě)WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫(xiě)相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
I2C(Inter Integrated Circuits)是Philips公司開(kāi)發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專(zhuān)用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來(lái)實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫(xiě)的I2C接口電路，實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實(shí)現(xiàn)讀、寫(xiě)等功能，傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開(kāi)發(fā)平臺(tái)上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測(cè)試結(jié)果。 首先，介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程，重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次，對(duì)I2C串行總線進(jìn)行了介紹，重點(diǎn)說(shuō)明了總線上的數(shù)據(jù)傳輸格式并對(duì)所使用的AT24C02 E2PROM存儲(chǔ)器的讀／寫(xiě)時(shí)序作了介紹。第三，基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫(xiě)的I2C接口電路、測(cè)試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來(lái)實(shí)現(xiàn)；測(cè)試模塊首先將數(shù)據(jù)寫(xiě)入到AT24C02的指定地址，接著將寫(xiě)入的數(shù)據(jù)讀出，并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫(xiě)入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r(shí)序，從而驗(yàn)證電路設(shè)計(jì)的正確性。最后，論文對(duì)所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
上傳時(shí)間： 2013-06-27
上傳用戶：liuchee
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
