近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點，有效支持高突發(fā)、高速率的多種業(yè)務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發(fā)交換關鍵技術和試驗系統(tǒng)”，主要涉及兩個方面：LOBS邊緣節(jié)點核心板和光板FPGA的實現(xiàn)方案，重點關注于邊緣節(jié)點核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡的背景、架構，分析了LOBS網(wǎng)絡的關鍵技術，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點FPGA的具體實現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發(fā)包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護的靈活性。在讀寫SDRAM時都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內(nèi)存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個方向，主要是將進入FPGA的數(shù)據(jù)進行同步后按照指定的格式發(fā)送。 第四章總結了論文的主要內(nèi)容，并對LOBS技術進行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法，可以充分支持各種擴展，包括自適應動態(tài)組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
本文以Turbo碼譯碼器的FPGA實現(xiàn)為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現(xiàn)其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。 最后，考慮到硬件實現(xiàn)的簡化，MAX-Log-MAP算法成為了本文的硬件實現(xiàn)方案。本文采用了模塊化設計，在對各個模塊進行設計的基礎上提出了一些改進的方案，對Turbo碼編碼器設計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現(xiàn)進行了研究。在設計中綜合運用了“自頂向下”和“自下而上”的設計方去，通過功能模塊分割，合理設置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯編碼技術一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實用化的道路，如何用硬件實現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎之上，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現(xiàn)。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和基于3GPP標準的Turbo碼譯碼器的內(nèi)交織的FPGA設計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
隨著全球經(jīng)濟不斷增長和信息技術持續(xù)發(fā)展，越來越多用戶提出了對數(shù)據(jù)、語音和視訊等寬帶接入業(yè)務的需求。傳統(tǒng)的接入網(wǎng)技術己成為新一代寬帶通信網(wǎng)絡建設的瓶頸，通信網(wǎng)絡的寬帶化成為一個必然的趨勢。在眾多新興的接入技術中，寬帶無線接入技術以其特有的優(yōu)勢成為近年來通信技術市場的最大亮點。基于IEEE802．16e的WiMAX技術作為一種面向無線城域網(wǎng)(WMAN)的寬帶接入方案，正以其優(yōu)異的性能和廣闊的市場前景而倍受關注。 本文是基于WiMAX技術的網(wǎng)絡終端的設計，根據(jù)IEEE802.16e協(xié)議，物理層需要對收發(fā)信息進行編解碼、調(diào)制解調(diào)等的處理，其中包含很多運算密集的算法；這些處理有些適合硬件邏輯實現(xiàn)，有些適合數(shù)字信號處理器實現(xiàn)，所以設計采用了FPGAs+DSPs的實現(xiàn)方式。考慮對接收和發(fā)送數(shù)據(jù)的不同處理，在詳細分析上行和下行鏈路的工作過程的基礎上，對模塊的進行了詳細劃分，并對系統(tǒng)的FPGA部分進行了詳細設計。 設計中本文充分考慮了FPGA和DSP之間處理的優(yōu)缺點，并注意避免器件之間通信的復雜化，在滿足器件之間數(shù)據(jù)流量的同時，盡量使數(shù)據(jù)流向簡單化，避免了延時增加和接口帶寬調(diào)度的復雜化。最終整個設計完成完整的802.16e網(wǎng)絡終端的物理層基帶處理功能。
標簽： WiMAX FPGA 網(wǎng)絡終端 基帶
上傳時間： 2013-06-01
上傳用戶：123456wh
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內(nèi)，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內(nèi)外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設計進行了研究。主要內(nèi)容為： 1．確定了實現(xiàn)方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現(xiàn)AES加、解密算法的結構——內(nèi)外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環(huán)境的不同，本設計支持數(shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設計； 3．利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預測編碼的效率。在該算法下進行幀內(nèi)預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內(nèi)預測模式選擇的計算復雜度，本文改進了幀內(nèi)預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預測模式選擇算法的改進，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
標簽： FPGA 264 幀內(nèi)預測 算法優(yōu)化
上傳時間： 2013-05-25
上傳用戶：refent
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優(yōu)良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜，圖像編碼過程占用了大量的處理器時間開銷和內(nèi)存開銷，因而通過對JPEG2000算法進行優(yōu)化并采用硬件電路來實現(xiàn)JPEG2000標準的部分或全部內(nèi)容，對加快編碼速度從而擴展其應用領域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術編碼器算法的研究與硬件設計，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設計。在研究算術編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機和二級流水線技術，并在不影響關鍵路徑的情況下通過對算術編碼步驟優(yōu)化采用硬件描述語言對算術編碼器進行了設計，并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快，而且流水線短，硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中，首先結合率失真理論建立了算法的數(shù)學模型，并驗證了該算法的有效性，之后深入分析了該數(shù)學模型的實現(xiàn)流程，找出影響算法效率的關鍵路徑。在對算法優(yōu)化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
上傳時間： 2013-07-13
上傳用戶：long14578
本文首先在介紹多用戶檢測技術的原理以及系統(tǒng)模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數(shù)學公式推導和結構框圖，并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動臺解復用技術的硬件實現(xiàn)，在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
該文針對復雜信號實時處理的困難,提出了采用FPGA來實現(xiàn)信號處理的方法,并根據(jù)系統(tǒng)需要設計了一個嵌入式實驗平臺.根據(jù)FPGA實現(xiàn)信號處理的關鍵點:設計合理的FPGA結構,體現(xiàn)算法的并行性和流水性,論文著重分析了用FPGA實現(xiàn)陣列結構處理的具體方法和實現(xiàn)過程.論文從分析算法的并行度入手,提出用相關圖方法直觀反映算法的相關性,在此基礎上設計了算法的信號流圖結構和脈動陣列結構.并針對典型信號處理算法(矩陣運算、卷積運算)進行了并行度分析,相關圖設計和從相關圖導出脈動陣列結構的研究.同時針對FPGA特點,提出了采用CORDIC結構來設計通用運算單元,給出其流水實現(xiàn)的結構,結合脈動陣列結構提高了矩陣運算性能.最后設計一個以32位CPU為核心的實驗平臺,編寫了啟動程序和診斷程序.
上傳時間： 2013-04-24
上傳用戶：1427796291
加密算法一直在信息安全領域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計算機技術的飛速發(fā)展,原有的數(shù)據(jù)加密標準(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標準(AES)將替代DES成為新的數(shù)據(jù)加密標準.在不對原有應用系統(tǒng)作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現(xiàn)模型,并基于XILINX公司的FPGA器件設計了IP核,介紹了I P核設計中主要模塊的設計方法.最后對該IP核進行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設計全過程.文章首先闡述了該設計的課題背景,給出了使用VHDL方法設計密碼電路的特點和研究思路和特點,然后對IP核的設計環(huán)境和密碼算法進行了介紹.在此基礎上,詳細討論了3-DES算法的密碼芯片設計方法和各個電路模塊實現(xiàn)的結構圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設計的介紹,闡明了使用VHDL語言設計專用集成電路的原理和特點.
上傳時間： 2013-04-24
上傳用戶：萌萌噠小森森
