<strike id="ywco0"></strike>
<button id="ywco0"></button>
八位乘法器VHDL語言實現。使用的工具的ISE7.1，實現八乘八的位相乘。
標簽： VHDL ISE 7.1 乘法器
上傳時間： 2014-01-17
上傳用戶：13517191407
用VHDL語言編寫的一個乘法器校程序 是基于BOOTH算法的
標簽： BOOTH VHDL 語言 編寫
上傳時間： 2016-07-02
上傳用戶：iswlkje
AD633 器件資料---------------- 四象限模擬乘法器，需要的都來下吧
標簽： 633 AD 器件 四象限
上傳時間： 2014-01-20
上傳用戶：小鵬
booth乘法器： 16*16有符號乘法器，Booth編碼，簡單陣列，Ripple Carry Adder
標簽： booth 61550 16 乘法器
上傳時間： 2014-01-16
上傳用戶：努力努力再努力
脈動乘法器：一個GF(2m)域上的Digit-Serial 脈動結構（Systolic）的乘法器
標簽： Digit-Serial Systolic 脈動 乘法器
上傳時間： 2014-11-24
上傳用戶：youth25
8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，這里用來分別計算積的7到11位和12到16位。 3． ultiplier_unit_4 這個模塊是用來實現部分積的，每一個模塊實現一個部分積的4位，因此一個部分積需要4個這個模塊來實現。總共需要12個這樣的模塊。 4．Multiplier_full_add 這是一位的全加器，在實現部分積相加的時候，通過全加器的陣列來實現的。
標簽： ultipler_quick_add booth 乘法器 測試
上傳時間： 2016-07-12
上傳用戶：zhaiye
16*16有符號乘法器的 編碼方式：Booth編碼， 拓撲結構：簡單陣列 加法器：Ripple Carry Adder
標簽： 61548 Booth 16 符號
上傳時間： 2014-01-13
上傳用戶：com1com2
移位相加8位硬件乘法器電路設計 乘法器是數字系統中的基本邏輯器件，在很多應用中都會出現如各種濾波器的設計、矩陣的運算等。本實驗設計一個通用的8位乘法器。
標簽： 乘法器 移位 8位 硬件
上傳時間： 2016-07-27
上傳用戶：牛津鞋
好用的浮點乘法器，可完成32位IEEE格式的浮點乘法，經過仿真通過
標簽： 浮點 乘法器
上傳時間： 2014-01-03
上傳用戶：heart520beat
本壓縮包里含有一4位乘法器及PDF書記一本，其中PDF書記鐘含有百例各種VHDL實例
標簽： 乘法器
上傳時間： 2016-08-19
上傳用戶：515414293
蟲蟲下載站版權所有 京ICP備2021023401號-1
