這個(gè)是去年寫的東東。 以前公司一直使用易飛ERP,也因此自學(xué)了Delphi(本人以前一直使用VFP), 這是第一個(gè)模擬易飛界面的東東。 以前有進(jìn)過(guò)易飛俱樂(lè)部論壇(http://www.dcmsclub.com)的朋友可能有下載過(guò)。 裏面使用到的都是D7裏自帶的標(biāo)準(zhǔn)組件. 認(rèn)識(shí)一些共同研究易飛及Delphi編程方面的朋友. 由于本人也在處于入門階段,非常感謝盒子及各位朋友的幫助。3Q! 先把MainMenu.exe文件改名下(可不要覆蓋掉原來(lái)易飛的文件啊), 解壓復(fù)制到易飛安裝目錄下的c_dsbin文件夾裏 如 易飛安裝在D盤的Conductor 文件夾,則解壓至D:\Conductor\c_dsbin 注:本源碼只供新手參考,有錯(cuò)的請(qǐng)指出。
標(biāo)簽: ERP
上傳時(shí)間: 2016-11-07
上傳用戶:lanhuaying
利用分治策略,提出一種基于SIMD共享存儲(chǔ)計(jì)算機(jī)模型的并行背包問(wèn)題求解算法.算法允許使用O(2n/4)1− ε個(gè)并行處理機(jī)單元,0≤≤ε1,O(2n/2)個(gè)存儲(chǔ)單元,在O(2n/4(2n/4)ε)時(shí)間內(nèi)求解n維背包問(wèn)題,算法的成本為O(2n/2).將提出的算法與已有文獻(xiàn)結(jié)論進(jìn)行對(duì)比表明,該算法改進(jìn)了已有文獻(xiàn)的相應(yīng)結(jié)果,是求解背包問(wèn)題的成本最優(yōu)并行算法.同時(shí)還指出了相關(guān)文獻(xiàn)主要結(jié)論的錯(cuò)誤.
上傳時(shí)間: 2014-07-23
上傳用戶:ommshaggar
摘要:基于LabVIEW 和施耐德電氣的PLC產(chǎn)品搭建了一套自動(dòng)測(cè)試系統(tǒng),對(duì)PLC的I/O模塊進(jìn)行數(shù)據(jù)采集,測(cè)試其精度性能。整套系統(tǒng)的關(guān)鍵在于使用LabVIEW 完成PC對(duì)PLC以及DC電源和數(shù)字萬(wàn)用表之間的控制。實(shí)驗(yàn)證明,系統(tǒng)能實(shí)現(xiàn)自動(dòng)化測(cè)試。
上傳時(shí)間: 2022-07-11
上傳用戶:
現(xiàn)代社會(huì)信息量爆炸式增長(zhǎng),由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展,用戶對(duì)帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移,以及PCB布線的困難,使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限;而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡(jiǎn)單等優(yōu)勢(shì),正迅速取代傳統(tǒng)的并行技術(shù),成為業(yè)界的主流。 本論文針對(duì)目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究,并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺(tái)進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號(hào)處理機(jī)為設(shè)計(jì)平臺(tái),在其中的一塊信號(hào)處理板上,進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真,當(dāng)仿真驗(yàn)證通過(guò)之后,重點(diǎn)是在硬件平臺(tái)上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接,進(jìn)行數(shù)據(jù)的互相傳送,接收和發(fā)送的數(shù)據(jù)相同,證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對(duì)Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì),經(jīng)過(guò)回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同,證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。
上傳時(shí)間: 2013-04-24
上傳用戶:戀天使569
當(dāng)前,在系統(tǒng)級(jí)互連設(shè)計(jì)中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢(shì)。人們已經(jīng)意識(shí)到串行I/O“潮流”是不可避免的,因?yàn)樵诟哂?Gbps的速度下,并行I/O方案已經(jīng)達(dá)到了物理極限,不能再提供可靠和經(jīng)濟(jì)的信號(hào)同步方法。基于串行I/O的設(shè)計(jì)帶來(lái)許多傳統(tǒng)并行方法所無(wú)法提供的優(yōu)點(diǎn),包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數(shù)、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來(lái)越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計(jì)中,包括PC、消費(fèi)電子、海量存儲(chǔ)、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計(jì)算和控制、測(cè)試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn),如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議,它允許任何數(shù)據(jù)分組通過(guò)Aurora協(xié)議封裝并在芯片間、電路板間甚至機(jī)箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù),每物理通道的傳輸波特率可從622Mbps擴(kuò)展到3.125Gbps。Aurora還可將1至16個(gè)物理通道綁定在一起形成一個(gè)虛擬鏈路。16個(gè)通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用,如太位級(jí)路由器和交換機(jī)、遠(yuǎn)程接入交換機(jī)、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲(chǔ)子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對(duì)帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板?,F(xiàn)在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過(guò)10Gbps。AdvancedTCA(先進(jìn)電信計(jì)算架構(gòu))正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺(tái)被提出并得到快速的發(fā)展。它由PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì)(PICMG)開發(fā),其主要目的是定義一種開放的通信和計(jì)算架構(gòu),使它們能被方便而迅速地集成,滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu),支持高速互聯(lián)、不同背板拓?fù)?、高信?hào)密度、標(biāo)準(zhǔn)機(jī)械與電氣特性、足夠步線長(zhǎng)度等特性,滿足當(dāng)前和未來(lái)高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計(jì)高速串行接口將為設(shè)計(jì)帶來(lái)巨大的靈活性和可擴(kuò)展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個(gè)RocketIO收發(fā)器,提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強(qiáng)大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器,為企業(yè)從并行連接向串行連接的過(guò)渡提供了一個(gè)理想的連接平臺(tái)。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計(jì)傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規(guī)范。本文對(duì)串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進(jìn)行了簡(jiǎn)要的介紹和分析,詳細(xì)分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點(diǎn)檢測(cè)、擾碼、時(shí)鐘校正、通道綁定、預(yù)加重等。同時(shí)對(duì)AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進(jìn)行了分析, 并在此基礎(chǔ)上給出了FPGA的設(shè)計(jì)方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計(jì)工具,可在標(biāo)準(zhǔn)ATCA機(jī)框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時(shí)間: 2013-05-29
上傳用戶:frank1234
目前運(yùn)動(dòng)控制主要有兩種實(shí)現(xiàn)方式,一是使用PLC加運(yùn)動(dòng)控制模塊來(lái)實(shí)現(xiàn):二是使用PC加運(yùn)動(dòng)控制卡來(lái)實(shí)現(xiàn)。兩者各有優(yōu)缺點(diǎn),但兩者有以下共同的缺點(diǎn):一是由于它們兒乎都是采用通用微控制器(MCU和DSP)來(lái)實(shí)現(xiàn)電機(jī)控制,由于受CPU速度的限制,以及CPU的多個(gè)進(jìn)程同時(shí)處理,故無(wú)法在控制精度和控制速度比較高的場(chǎng)合中應(yīng)用。二是它們的設(shè)計(jì)只是把運(yùn)動(dòng)控制部件當(dāng)作系統(tǒng)的一個(gè)部分,如果要完成一個(gè)機(jī)械設(shè)備的完整控制,還需要輔助有其他的數(shù)字量/模擬量控制設(shè)備。這樣在提高了系統(tǒng)成本的同時(shí),也降低了系統(tǒng)的可靠性。 論文設(shè)計(jì)了一種基于ARM+CPLD的高速運(yùn)動(dòng)控制器,該控制器采用高速的CPLD處理器來(lái)完成電機(jī)的閉環(huán)控制,輔助以NXP的32位ARM7TDMI處理器LPC231X來(lái)實(shí)現(xiàn)復(fù)雜的運(yùn)動(dòng)規(guī)劃,使得運(yùn)動(dòng)控制精度更高、速度更快、運(yùn)動(dòng)更加平穩(wěn);同時(shí)為系統(tǒng)擴(kuò)展了常規(guī)運(yùn)動(dòng)控制卡不具備的通用I/O接口,除開4軸運(yùn)動(dòng)控制所需要的8點(diǎn)高速脈沖輸入和8點(diǎn)高速脈沖輸出外,系統(tǒng)具有24點(diǎn)數(shù)字量輸入(可選共陰或共陽(yáng)),25點(diǎn)繼電器輸出,僅一臺(tái)這樣的專用設(shè)備就可以完成4軸運(yùn)動(dòng)控制和設(shè)備上其它開關(guān)量控制。 系統(tǒng)采用可移植的軟、硬件設(shè)計(jì)。硬件上以運(yùn)動(dòng)控制部件為核心,可以方便的在ARM處理器預(yù)留的資源上擴(kuò)展出數(shù)字輸入,數(shù)字輸出,AD輸入,DA輸出等常用功能模塊。系統(tǒng)軟件構(gòu)架如下:在最上層,系統(tǒng)采用μC/OS-Ⅱ操作系統(tǒng)來(lái)完成系統(tǒng)任務(wù)調(diào)度;在底層,將底層設(shè)備的操作打包編寫成底層驅(qū)動(dòng)的形式,可直接供用戶程序調(diào)用;在中間層,可根據(jù)不同的用戶要求編寫用戶程序,再將其傳遞給μC/OS-Ⅱ來(lái)調(diào)度該用戶程序。 將該運(yùn)動(dòng)控制器應(yīng)用于工業(yè)應(yīng)用中的套標(biāo)機(jī),在對(duì)套標(biāo)機(jī)進(jìn)行運(yùn)動(dòng)分解之后,結(jié)合套標(biāo)機(jī)的電氣特性,很好的實(shí)現(xiàn)了運(yùn)動(dòng)控制器在套標(biāo)機(jī)上的二次開發(fā),滿足了套標(biāo)機(jī)在現(xiàn)場(chǎng)中的應(yīng)用。
標(biāo)簽: ARMCPLD 運(yùn)動(dòng)控制器
上傳時(shí)間: 2013-04-24
上傳用戶:牛津鞋
地鐵信號(hào)設(shè)備中輸入輸出設(shè)備是信號(hào)邏輯和現(xiàn)場(chǎng)設(shè)備之間的接口,有著四高(高安全,高可靠,高可維護(hù),高可用)要求,目前信號(hào)系統(tǒng)廠家的傳統(tǒng)做法是整個(gè)信號(hào)系統(tǒng)產(chǎn)品由一家公司來(lái)完成,可是隨著技算機(jī)技術(shù)的快速發(fā)展,邏輯部份目前已可以采用通用COTS產(chǎn)品,而輸入輸出部分還是需要各個(gè)信號(hào)廠家自己設(shè)計(jì)和生產(chǎn),因此設(shè)計(jì)出一款通用型的輸入輸出控制器已成地鐵行業(yè)的發(fā)展方向。 為了滿足以上要求,本文從實(shí)際應(yīng)用角度出發(fā),使信號(hào)系統(tǒng)的產(chǎn)品更加的開放透明,設(shè)計(jì)出基于ARM的地鐵用安全型的智能I/O,從而使信號(hào)系統(tǒng)設(shè)計(jì)可以方便地和現(xiàn)場(chǎng)信號(hào)設(shè)備接口。 在硬件上采用冗余設(shè)計(jì),以ARM為主處理器,整個(gè)系統(tǒng)無(wú)單點(diǎn)硬件故障,采集部分采用動(dòng)態(tài)異或輸入設(shè)計(jì),驅(qū)動(dòng)部分采用安全驅(qū)動(dòng)設(shè)計(jì)。 基于ARM的地鐵用安全智能I/O嚴(yán)格遵循歐洲鐵路信號(hào)產(chǎn)品的標(biāo)準(zhǔn),使系統(tǒng)的安全性,可靠性,可用性和可維護(hù)性有了充分的保障。 本文主要介紹了地鐵用安全型智能I/O控制器的設(shè)計(jì)和實(shí)現(xiàn),包括設(shè)計(jì)思想,具體實(shí)施,硬件和軟件的設(shè)計(jì)等。
上傳時(shí)間: 2013-06-12
上傳用戶:ljthhhhhh123
通過(guò)對(duì)UART技術(shù)的研究,提出了一種利用軟件實(shí)現(xiàn)UART的單片機(jī)擴(kuò)展方法,沒有使用任何外圍器件,僅僅利用單片機(jī)的一個(gè)I/O端口、一個(gè)T/C技術(shù)定時(shí)器和一個(gè)INT外部中斷并通過(guò)軟件編程實(shí)現(xiàn),節(jié)約了
標(biāo)簽: UART 51系列 單片機(jī) 軟件
上傳時(shí)間: 2013-08-02
上傳用戶:快樂(lè)的小糗糗
電子產(chǎn)品功能越來(lái)越強(qiáng)大的同時(shí),對(duì)便攜的要求也越來(lái)越高,小型化設(shè)計(jì)成為很多電子設(shè)計(jì)公司的研究課題。本文以小型化設(shè)計(jì)的方法、挑戰(zhàn)和趨勢(shì)為主線,結(jié)合Cadence SPB16.5在小型化設(shè)計(jì)方面的強(qiáng)大功能,全面剖析小型化設(shè)計(jì)的工程實(shí)現(xiàn)。主要包括以下內(nèi)容:小型化設(shè)計(jì)的現(xiàn)狀和趨勢(shì),以及現(xiàn)在主流的HDI加工工藝,介紹最新的ANYLAYER(任意階)技術(shù)的設(shè)計(jì)方法以及工藝實(shí)現(xiàn),介紹埋阻、埋容的應(yīng)用,埋入式元器件的設(shè)計(jì)方法以及工藝實(shí)現(xiàn)。同時(shí)介紹Cadence SPB16.5軟件對(duì)小型化設(shè)計(jì)的支持。最后介紹HDI設(shè)計(jì)在高速中的應(yīng)用以及仿真方法,HDI在通信系統(tǒng)類產(chǎn)品中的應(yīng)用,HDI和背鉆的比較等。
標(biāo)簽:
上傳時(shí)間: 2014-01-18
上傳用戶:yph853211
Arduino 是一塊基于開放原始代碼的Simple i/o 平臺(tái),并且具有使用類似java,C 語(yǔ)言的開發(fā)環(huán)境。讓您可以快速 使用Arduino 語(yǔ)言與Flash 或Processing…等軟件,作出互動(dòng)作品。Arduino 可以使用開發(fā)完成的電子元件例如Switch 或Sensors 或其他控制器、LED、步進(jìn)電機(jī)或其他輸出裝置。Arduino 也可以獨(dú)立運(yùn)作成為一個(gè)可以跟軟件溝通的平臺(tái),例如說(shuō):flash processing Max/MSP VVVV 或其他互動(dòng)軟件… Arduino 開發(fā)IDE界面基于開放原始碼原則,可以讓您免費(fèi)下載使用開發(fā)出更多令人驚奇的互動(dòng)作品。 什么是Roboduino? DFRduino 與Arduino 完全兼容,只是在原來(lái)的基礎(chǔ)上作了些改進(jìn)。Arduino 的IO 使用的孔座,做互動(dòng)作品需要面包板和針線搭配才能進(jìn)行,而DFRduino 的IO 使用針座,使用我們的杜邦線就可以直接把各種傳感器連接到DFRduino 上。 特色描述 1. 開放原始碼的電路圖設(shè)計(jì),程式開發(fā)界面免費(fèi)下載,也可依需求自己修改!! 2. DFRduino 可使用ISP 下載線,自我將新的IC 程序燒入「bootloader」; 3. 可依據(jù)官方電路圖,簡(jiǎn)化DFRduino 模組,完成獨(dú)立云作的微處理控制器; 4. 可簡(jiǎn)單地與傳感器、各式各樣的電子元件連接(如:紅外線,超聲波,熱敏電阻,光敏電阻,伺服電機(jī)等); 5. 支援多樣的互動(dòng)程式 如: Flash,Max/Msp,VVVV,PD,C,Processing 等; 6. 使用低價(jià)格的微處理控制器(ATMEGA168V-10PI); 7. USB 接口,不需外接電源,另外有提供9VDC 輸入接口; 8. 應(yīng)用方面,利用DFRduino,突破以往只能使用滑鼠,鍵盤,CCD 等輸入的裝置的互動(dòng)內(nèi)容,可以更簡(jiǎn)單地達(dá)成單人或多人游戲互動(dòng)。 性能描述 1. Digital I/O 數(shù)字輸入/輸出端共 0~13。 2. Analog I/O 模擬輸入/輸出端共 0~5。 3. 支持USB 接口協(xié)議及供電(不需外接電源)。 4. 支持ISP 下載功能。 5. 支持單片機(jī)TX/RX 端子。 6. 支持USB TX/RX 端子。 7. 支持AREF 端子。 8. 支持六組PWM 端子(Pin11,Pin10,Pin9,Pin6,Pin5,Pin3)。 9. 輸入電壓:接上USB 時(shí)無(wú)須外部供電或外部5V~9V DC 輸入。 10.輸出電壓:5V DC 輸出和3.3V DC 輸出 和外部電源輸入。 11.采用Atmel Atmega168V-10PI 單片機(jī)。 12.DFRduino 大小尺寸:寬70mm X 高54mm。 Arduino開發(fā)板圖片
上傳時(shí)間: 2014-01-14
上傳用戶:909000580
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1