通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì)，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開(kāi)的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場(chǎng)合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過(guò)程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開(kāi)發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-08-02
上傳用戶：rocketrevenge
隨著信息時(shí)代的到來(lái)，用戶對(duì)數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號(hào)經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號(hào)失真。因此需要采用差錯(cuò)控制技術(shù)來(lái)檢測(cè)和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對(duì)固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對(duì)突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲(chǔ)系統(tǒng)中，以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識(shí)，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語(yǔ)言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺(tái)，并與HDL代碼結(jié)果進(jìn)行了對(duì)比驗(yàn)證。Verilog HDL代碼經(jīng)過(guò)modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測(cè)試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
MP3音樂(lè)是目前最為流行的音樂(lè)格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛(ài)。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過(guò)程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫(xiě)RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開(kāi)，提高了電路的性能和可靠性；使用連續(xù)訪問(wèn)公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過(guò)程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開(kāi)發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過(guò)程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開(kāi)發(fā)成本。目前FPGA的功能越來(lái)越強(qiáng)大，滿足了目前集成電路發(fā)展的新需求，但是其結(jié)構(gòu)同益復(fù)雜，規(guī)模也越來(lái)越大，內(nèi)部資源的種類也R益豐富，但同時(shí)也給測(cè)試帶來(lái)了困難，F(xiàn)PGA的發(fā)展對(duì)測(cè)試的要求越來(lái)越高，對(duì)FPGA測(cè)試的研究也就顯得異常重要。 本文的主要工作是提出一種開(kāi)關(guān)盒布線資源的可測(cè)性設(shè)計(jì)，通過(guò)在FPGA內(nèi)部加入一條移位寄存器鏈對(duì)開(kāi)關(guān)盒進(jìn)行配置編程，使得開(kāi)關(guān)盒布線資源測(cè)試時(shí)間和測(cè)試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對(duì)FPGA芯片的使用不會(huì)造成任何影響，這種方案采用了小規(guī)模電路進(jìn)行了驗(yàn)證，取得了很好的結(jié)果，是一種可行的測(cè)試方案。 本文的另一工作是采用一種FPGA邏輯資源的測(cè)試算法對(duì)自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進(jìn)行了嚴(yán)格、充分的測(cè)試，從FPGA最小的邏輯單元LC開(kāi)始，首先得到一個(gè)LC的測(cè)試配置，再結(jié)合SLICE內(nèi)部?jī)蓚€(gè)LC的連接關(guān)系得到一個(gè)SLICE邏輯單元的4種測(cè)試配置，并且采用陣列化的測(cè)試方案，同時(shí)測(cè)試芯片內(nèi)部所有的邏輯單元，使得FPGA內(nèi)部的邏輯資源得完全充分的測(cè)試，測(cè)試的故障覆蓋率可達(dá)100％，測(cè)試配置由配套編程工具產(chǎn)生，測(cè)試取得了完滿的結(jié)果。
上傳時(shí)間： 2013-06-11
上傳用戶：唐僧他不信佛
USB(UniversalSerialBus，通用串行總線)是當(dāng)今消費(fèi)電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一，然而目前國(guó)內(nèi)的USB芯片只有極少數(shù)幾款，產(chǎn)品研究善處于起步階段，絕大部分產(chǎn)品主要由國(guó)外的IC設(shè)計(jì)芯片廠商如Cypress、NEC等一些國(guó)際著名公司提供。因而，如果能夠自主開(kāi)發(fā)設(shè)計(jì)USB芯片以替代國(guó)外同類產(chǎn)品，將會(huì)有很好的市場(chǎng)前景和利潤(rùn)空間。 本論文課題是針對(duì)基于FPGA(FieldProgrammableGateArray，現(xiàn)場(chǎng)可編程門(mén)陣列器件)的數(shù)字電子產(chǎn)品應(yīng)用設(shè)計(jì)一種實(shí)際可復(fù)用的USB接口引擎軟核。該軟核主要是用于處理USB標(biāo)準(zhǔn)協(xié)議包的通信處理，通過(guò)外接MCU(MultipointControlUnit，微控制器)就可以實(shí)現(xiàn)完整的USB接口通訊功能。它的功能相當(dāng)于一些USB引擎的專用芯片如：Philips的PDIUSBD12等，其優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、靈活性高、復(fù)用設(shè)計(jì)方便。 功能仿真和綜合測(cè)試結(jié)果顯示本論文所設(shè)計(jì)的接口引擎軟核符合設(shè)計(jì)要求，并且軟核的性能和市場(chǎng)上同類產(chǎn)品基本一致。本論文的創(chuàng)新之處在于：1、從可配置性角度出發(fā)設(shè)計(jì)了低速、全速、高速三種可選模式；2、支持最多31個(gè)可配置端點(diǎn)；3、采用了可綜合、可移植的RTL(RegisterTransferLevel，寄存器傳輸級(jí))代碼設(shè)計(jì)規(guī)則，同時(shí)也開(kāi)發(fā)了可綜合的驗(yàn)證測(cè)試代碼；4、完全由硬件實(shí)現(xiàn)USB通信功能。
上傳時(shí)間： 2013-07-18
上傳用戶：JasonC
本文的主要研究?jī)?nèi)容是利用FPGA平臺(tái)實(shí)現(xiàn)以太網(wǎng)絡(luò)接口。 首先，對(duì)論文的大致內(nèi)容和組織結(jié)構(gòu)做了簡(jiǎn)要介紹，并且比較分析了目前比較流行的網(wǎng)絡(luò)接口實(shí)現(xiàn)的三種方法，并以此為基礎(chǔ)提出了本文中重點(diǎn)介紹的基于FPGA 的網(wǎng)絡(luò)接口實(shí)現(xiàn)方法。 其次，介紹采用以FPGA 做為主控芯片控制8019AS 網(wǎng)絡(luò)控制芯片來(lái)實(shí)現(xiàn)從網(wǎng)絡(luò)上接收數(shù)據(jù)幀的功能。FPGA 需要在上電時(shí)完成對(duì)于8019AS的初始化設(shè)置。在接收和發(fā)送數(shù)據(jù)報(bào)文時(shí)，對(duì)相應(yīng)的寄存器進(jìn)行控制和操作以完成網(wǎng)絡(luò)數(shù)據(jù)幀的接收。對(duì)FPGA 與8019AS 之間的接口實(shí)現(xiàn)進(jìn)行了詳細(xì)的描述。 最后，介紹了在FPGA 內(nèi)部對(duì)于接收到的網(wǎng)絡(luò)數(shù)據(jù)幀進(jìn)行TCP/IP協(xié)議分析的具體過(guò)程和實(shí)現(xiàn)方法。分別詳細(xì)介紹了接收模塊、發(fā)送模塊以及其中子模塊具體功能和實(shí)現(xiàn)方法。說(shuō)明了模塊之間相互觸發(fā)的具體關(guān)系。現(xiàn)有的網(wǎng)絡(luò)接口一般是采用MCU 或者ARM 等專用控制芯片來(lái)實(shí)現(xiàn)的，而此次課題以FPGA 作為主控芯片來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)接口以及部分TCP/IP 協(xié)議分析是一個(gè)創(chuàng)意。而且由于FPGA 多管腳可以靈活配置，也使得系統(tǒng)的可擴(kuò)展性有了很大的提高。
標(biāo)簽： FPGA 以太網(wǎng)絡(luò) 接口的設(shè)計(jì)
上傳時(shí)間： 2013-06-09
上傳用戶：huazi
ARM嵌入式技術(shù)在工業(yè)和生活中正得到越來(lái)越廣泛的應(yīng)用，為了適應(yīng)技術(shù)的發(fā)展和社會(huì)的需求，滿足為社會(huì)培養(yǎng)創(chuàng)新型人才的需要，高校通信類和電子類專業(yè)開(kāi)設(shè)ARM嵌入式技術(shù)相關(guān)課程及其實(shí)驗(yàn)課程將成為趨勢(shì)。在課程中設(shè)置合理實(shí)驗(yàn)，可以有效提高學(xué)生的動(dòng)手能力和培養(yǎng)創(chuàng)新性思維，幫助學(xué)生更快、更好地掌握理論和應(yīng)用技術(shù)。 論文設(shè)計(jì)的ARM嵌入式教學(xué)實(shí)驗(yàn)系統(tǒng)包括一塊適合普通高校嵌入式技術(shù)實(shí)驗(yàn)課程教學(xué)的實(shí)驗(yàn)開(kāi)發(fā)板及其配套的實(shí)驗(yàn)。該實(shí)驗(yàn)系統(tǒng)針對(duì)一般高校所開(kāi)設(shè)的ARM嵌入式技術(shù)相關(guān)課程的要求而設(shè)計(jì)，配套實(shí)驗(yàn)符合教學(xué)大綱及實(shí)驗(yàn)課時(shí)的要求。 論文設(shè)計(jì)的實(shí)驗(yàn)開(kāi)發(fā)板主要組成模塊有：最小系統(tǒng)，包括控制器模塊、電源模塊、復(fù)位模塊、Flash ROM模塊、SDRAM模塊、JTAG接口等；擴(kuò)展接口，包括LED、鍵盤(pán)、RS232串口、I2C接口、液晶模塊、以太網(wǎng)模塊等。實(shí)驗(yàn)開(kāi)發(fā)板采用S3C4510B網(wǎng)絡(luò)控制芯片用作控制和信號(hào)處理，使用網(wǎng)絡(luò)接口芯片DM9161和隔離變壓器H1102完成網(wǎng)絡(luò)接入，使用AM29LV160和HY57V641620HG構(gòu)建16位存儲(chǔ)單元，使用AT24C01和PCF8583來(lái)構(gòu)建I2C接口，使用MAX232完成TTL電平轉(zhuǎn)換以擴(kuò)展RS232串口，并擴(kuò)展鍵盤(pán)和LCD實(shí)現(xiàn)人機(jī)交互。實(shí)驗(yàn)開(kāi)發(fā)板的硬件設(shè)計(jì)充分考慮了一般高校實(shí)驗(yàn)室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個(gè)學(xué)生盡可能的創(chuàng)造動(dòng)手制作PCB的實(shí)驗(yàn)條件。實(shí)驗(yàn)板的接口設(shè)計(jì)能夠讓學(xué)生較為方便地開(kāi)展實(shí)驗(yàn)，并考慮了實(shí)驗(yàn)板擴(kuò)展和二次開(kāi)發(fā)的需要。 論文設(shè)計(jì)的實(shí)驗(yàn)系統(tǒng)配套實(shí)驗(yàn)主要有基礎(chǔ)實(shí)驗(yàn)、擴(kuò)展實(shí)驗(yàn)和設(shè)計(jì)實(shí)驗(yàn)。基礎(chǔ)實(shí)驗(yàn)主要幫助學(xué)生熟悉嵌入式系統(tǒng)的片內(nèi)資源和特殊功能寄存器的配置方法，對(duì)整個(gè)嵌入式系統(tǒng)的架構(gòu)有一定的理解，能編程完成一些簡(jiǎn)單的控制功能；擴(kuò)展實(shí)驗(yàn)主要幫助學(xué)生建立嵌入式系統(tǒng)開(kāi)發(fā)和設(shè)計(jì)的基本理念，能夠設(shè)計(jì)和實(shí)現(xiàn)常見(jiàn)的外設(shè)驅(qū)動(dòng)程序，能夠進(jìn)行操作系統(tǒng)的配置和移植，能夠自行對(duì)實(shí)驗(yàn)板進(jìn)行一定程度的擴(kuò)展；設(shè)計(jì)實(shí)驗(yàn)?zāi)軌驇椭鷮W(xué)生提高嵌入式系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)能力，使學(xué)生能根據(jù)需要設(shè)計(jì)出實(shí)現(xiàn)一定功能的擴(kuò)展模塊，從而使實(shí)驗(yàn)板擴(kuò)展成實(shí)現(xiàn)具體功能的工業(yè)產(chǎn)品。基礎(chǔ)實(shí)驗(yàn)包括ADS集成環(huán)境實(shí)驗(yàn)、鍵盤(pán)實(shí)驗(yàn)（GPIO輸入）、LED實(shí)驗(yàn)（GPIO輸出）、定時(shí)器實(shí)驗(yàn)、外部中斷實(shí)驗(yàn)、UART串口通信實(shí)驗(yàn)、I2C接口實(shí)驗(yàn)、液晶顯示實(shí)驗(yàn)；擴(kuò)展實(shí)驗(yàn)包括建立交叉編譯環(huán)境實(shí)驗(yàn)、操作系統(tǒng)編譯實(shí)驗(yàn)、操作系統(tǒng)移植實(shí)驗(yàn)、以太網(wǎng)通信實(shí)驗(yàn)、TFTP實(shí)驗(yàn)、WEB訪問(wèn)實(shí)驗(yàn)；設(shè)計(jì)實(shí)驗(yàn)包括TCP/IP協(xié)議棧實(shí)驗(yàn)、Web服務(wù)器實(shí)驗(yàn)。學(xué)生通過(guò)完成基礎(chǔ)實(shí)驗(yàn)、擴(kuò)展實(shí)驗(yàn)和設(shè)計(jì)實(shí)驗(yàn)來(lái)達(dá)到教學(xué)大綱的要求，并可以在此基礎(chǔ)上進(jìn)行更深入的創(chuàng)新性開(kāi)發(fā)實(shí)驗(yàn)，可以滿足一般高校嵌入式技術(shù)實(shí)驗(yàn)課程教學(xué)的需要。 論文介紹了嵌入式交叉編譯環(huán)境的建立以及實(shí)驗(yàn)開(kāi)發(fā)板設(shè)計(jì)完成后進(jìn)行的調(diào)試。實(shí)驗(yàn)開(kāi)發(fā)板移植的嵌入式操作系統(tǒng)為uClinux，采用的Bootloader為U-boot。論文還簡(jiǎn)單介紹了實(shí)驗(yàn)系統(tǒng)的擴(kuò)展方案和二次開(kāi)發(fā)方案，并對(duì)嵌入式新技術(shù)的發(fā)展做了粗淺的探討。 論文所做的工作以科學(xué)發(fā)展觀為指導(dǎo)，是對(duì)普通高校ARM嵌入式技術(shù)實(shí)驗(yàn)課程設(shè)計(jì)的一次有益探索。
標(biāo)簽： ARM 嵌入式 教學(xué)實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：jjq719719
介紹單電源、低功耗、高精度 A/D轉(zhuǎn)換器 AD7714的特點(diǎn)、內(nèi)部寄存器結(jié)構(gòu)和外部接口；詳細(xì)闡述 AD7714與單片機(jī) AT89C51的接口技術(shù)。
上傳時(shí)間： 2013-06-30
上傳用戶：CSUSheep
在嵌入式系統(tǒng)的開(kāi)發(fā)過(guò)程中，仿真器是一個(gè)必不可少的開(kāi)發(fā)工具。特別是對(duì)于初級(jí)嵌入式系統(tǒng)開(kāi)發(fā)工程師，借助一個(gè)功能強(qiáng)大的仿真器進(jìn)行開(kāi)發(fā)工作，可以達(dá)到事半功倍的效果。一個(gè)嵌入式仿真、調(diào)試系統(tǒng)支持單步執(zhí)行、設(shè)置斷點(diǎn)、觀察變量?jī)?nèi)容及寄存器內(nèi)容等功能。開(kāi)發(fā)人員可以通過(guò)各類調(diào)試功能觀察變量和寄存器的變化，從而可以很清楚的了解整個(gè)程序運(yùn)行的狀況，及時(shí)的調(diào)整和修改程序，并不需要反復(fù)的向芯片燒寫(xiě)程序，就可以完成對(duì)于程序的調(diào)試工作。 @@ 本文在分析了目前市場(chǎng)上常用仿真器的設(shè)計(jì)原理的基礎(chǔ)上，提出了以三星公司的S3C44BO ARM7處理器為主CPU，通過(guò)以太網(wǎng)接口進(jìn)行數(shù)據(jù)傳輸?shù)腁RMJTAT仿真器的設(shè)計(jì)方案。利用這種仿真器進(jìn)行程序調(diào)試，不僅可以大幅度的提高下載速度，還可以實(shí)現(xiàn)仿真器資源的共享，而且調(diào)試時(shí)程序是在目標(biāo)板上運(yùn)行，仿真更接近于目標(biāo)硬件。 @@ 文中首先對(duì)于傳統(tǒng)仿真器的設(shè)計(jì)原理、作用、存在的問(wèn)題進(jìn)行了研究，然后提出了基于S3C44BO的以太網(wǎng)接口的ARM-JTAG仿真器的設(shè)計(jì)。該仿真器的設(shè)計(jì)主要分為以下幾步：第一，提出總體設(shè)計(jì)方案，包括硬件的設(shè)計(jì)及軟件的設(shè)計(jì)。第二，詳細(xì)介紹該仿真器的硬件結(jié)構(gòu)設(shè)計(jì)和程序開(kāi)發(fā)過(guò)程，其中特別對(duì)以太網(wǎng)接口的設(shè)計(jì)進(jìn)行了研究。第三，總結(jié)了該仿真器的功能、特點(diǎn)。 @@關(guān)鍵詞：仿真器；S3C44BO；以太網(wǎng)接口；JTAG；LwIP
標(biāo)簽： ARMJTAG 以太網(wǎng)接口 仿真器
上傳時(shí)間： 2013-06-16
上傳用戶：253189838
PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開(kāi)放性、獨(dú)立于處理器、軟件透明等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。在嵌入式系統(tǒng)領(lǐng)域中，許多IP都是基于PCI總線設(shè)計(jì)的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計(jì)與驗(yàn)證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu)，并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計(jì)方案，整個(gè)設(shè)計(jì)主要分為主設(shè)備接口模塊，目標(biāo)設(shè)備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對(duì)于主設(shè)備接口模塊和目標(biāo)設(shè)備接口模塊，論文主要從數(shù)據(jù)通路和控制路徑的實(shí)現(xiàn)兩方面進(jìn)行闡述。對(duì)于集成的總線仲裁器，設(shè)計(jì)采用兩優(yōu)先級(jí)的循環(huán)優(yōu)先算法，通過(guò)一組設(shè)備編號(hào)寄存器實(shí)現(xiàn)了PCI總線上的仲裁，此外，論文對(duì)跨時(shí)鐘域的信號(hào)同步和PCI配置寄存器也作了較為詳細(xì)的描述，最終采用自頂向下的方法實(shí)現(xiàn)了整個(gè)設(shè)計(jì)。 在驗(yàn)證部分，引入了基于平臺(tái)的驗(yàn)證思路，通過(guò)搭建驗(yàn)證平臺(tái)，可以高效地實(shí)現(xiàn)驗(yàn)證。論文重點(diǎn)討論了驗(yàn)證平臺(tái)的搭建和行為模型的建立，并介紹了一種命令總線，通過(guò)打包各個(gè)驗(yàn)證點(diǎn)控制驗(yàn)證流程。此外，為提高驗(yàn)證的自動(dòng)化程度，論文對(duì)驗(yàn)證所使用的腳本也進(jìn)行了描述。通過(guò)此驗(yàn)證平臺(tái)和腳本，提高了整個(gè)驗(yàn)證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級(jí)的功能描述，并使用仿真軟件完成對(duì)設(shè)計(jì)的仿真驗(yàn)證。設(shè)計(jì)通過(guò)驗(yàn)證并成功實(shí)現(xiàn)在基于ARM的集成處理器，達(dá)到預(yù)定的功能設(shè)計(jì)要求，并具有良好的性能，最后對(duì)后續(xù)開(kāi)發(fā)進(jìn)行了探討。
上傳時(shí)間： 2013-05-22
上傳用戶：uuuuuuu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
