貼片元件焊接標準 現在越來越多的電路板采用表面貼裝元件，同傳統的封裝相比，它可以減少電路板的面積， 易于大批量加工，布線密度高。
上傳時間： 2013-07-20
上傳用戶：kaka
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
1.利用貼片陶瓷電容器介質層的薄層化和多層疊層技術，使電容值大為擴大 2.單片結構保證有極佳的機械性強度及可靠性 3.極高的精確度，在進行自動裝配時有高度的準確性 4.因僅有陶瓷和金屬構成，故即便在高溫，低溫環境下亦無漸衰的現象出現，具有較強可靠性與穩定性 5.低集散電容的特性可完成接近理論值的電路設計 6.殘留誘導系數小，確保上佳的頻率特性 7.因電解電容器領域也獲得了電容，故使用壽命延長，更造于具有高可靠性的電源 8.由于ESR低，頻率特性良好，故最適合于高頻，高密度類型的電源
上傳時間： 2013-04-24
上傳用戶：hull021
AC/DC適配器(ADAPTER)高頻電子變壓器的設計有很多制約條件，比如空間體積、熱的問題、轉換器的效率、電磁干擾、PWM控制IC、性價比等。所以磁心選用受到一定的限制，不像一般資料中介紹的滿足功率容量即可，選擇的余地不大。所以本文不講解具體的磁心選擇，僅利用計算軟件對磁心的功率容量進行校驗。目前與NOTEBOOK和LCD配套的中高檔ADAPTER工作頻率在60KHz~100KHz左右。變壓器的繞組已用上了三重絕緣線，再要做小變壓器已經有難度。我們知道小型化開關變壓器有兩種方法：一、提高開關頻率，帶來的問題是對EMI的控制有一定難度；二、選用更高飽和磁通密度的磁心材料，如TDK公司的PC95和PE33 見表（1）。如果在100℃時Bsat能達到450mT~500mT，那么我們在設計開關變壓器時就能使用更少的圈數，減少銅損，同時又能提高初級繞組的電感量，降低峰值電流，減少開關管的能量損耗，從而減少開關變壓器的體積，進一步地實現ADAPTER的小型化。
上傳時間： 2013-08-04
上傳用戶：bjgaofei
摘要: 本文介紹了基于FPGA 的出租車計價器系統的功能、設計思想和實現, 該設計采用模塊化自上而下的層次化設計,頂\r\n層設計有5 個模塊,各模塊中子模塊采用VHDL 或圖形法設計。在Max+plusⅡ下實現編譯、仿真等,最后成功下載到FPGA 芯\r\n片中。完成了可預置自動計費、自動計程、計時、空車顯示等多功能計價器。由于FPGA 具有高密度、可編程及有強大的軟件\r\n支持等特點,所以該設計具有功能強、靈活和可靠性高等特點,具有一定的實用價值。
上傳時間： 2013-08-09
上傳用戶：Zxcvbnm
產品設計越來越趨向小型化，功能多樣化，并對 SI，EMC 設計要求更為苛刻（如產品需認證SISPR16 CALSS B），根據單板的電源、地的種類、信號密度、板級工作頻率、有特殊布線要求的信號數量，適當增加地平面是PCB 的EMC 設計的殺手锏之一。單面板，雙面板已不能夠滿足復雜PCB 的設計要求，本文以四層板舉例，講述四層板的設置和相關的一些設計技巧，文中的有些觀點，建議因為水平有限，錯誤之處在所難免，還望大家不斷批評、指正。
上傳時間： 2013-10-17
上傳用戶：龍飛艇
Cadence Allegro印制電路板設計610，作為Allegro系統互連設計平臺的一個600系列產品，是一個完整的、高性能印制電路板設計套件。通過頂尖的技術，它為創建和編輯復雜、多層、高速、高密度的印制電路板設計提供了一個交互式、約束驅動的設計環境。它允許用戶在設計過程的任意階段定義、管理和驗證關鍵的高速信號，并能抓住今天最具挑戰性的設計問題。Allegro印制電路板設計610提高了設計效率和縮短設計周期,讓你的產品盡快進入量產。
上傳時間： 2013-10-31
上傳用戶：牧羊人8920
IGBT(Insulated Gate Bipolar Transistor)，絕緣柵雙極型晶體管，是由BJT(雙極型三極管)和MOS(絕緣柵型場效應管)組成的復合全控型電壓驅動式功率半導體器件, 兼有MOSFET的高輸入阻抗和GTR的低導通壓降兩方面的優點。GTR飽和壓降低，載流密度大，但驅動電流較大;MOSFET驅動功率很小，開關速度快，但導通壓降大，載流密度小。IGBT綜合了以上兩種器件的優點，驅動功率小而飽和壓降低。
上傳時間： 2013-11-03
上傳用戶：panpanpan
DAC3484 和DAC34H84 是德州儀器（Texas Instruments）新推出的低功耗，高密度，高采樣率，高性能的數模轉換芯片，這款芯片目前已經廣泛的應用在通信行業。本文詳細介紹了DAC3484，DAC34H84 與正交調制器的輸出接口以及輸出功率定標的計算問題。
上傳時間： 2013-10-18
上傳用戶：sun_pro12580
