通過實驗發(fā)現(xiàn):氧化鋁砂紙干式拋光使光纖連接器的回波損耗僅保持在32～38dB 之間;氧化硅砂紙干式拋光會造成光纖端面污損,使得連接器的回波損耗降低到20dB 以下;氧化鋁與氧化硅砂紙濕式拋光均可使光纖連接器的回波損耗提高到45～50dB ,但氧化鋁砂紙濕式拋光會造成80nm 以上的光纖凹陷。因此,制作高回波損耗的光纖連接器應優(yōu)先選用氧化硅砂紙濕式拋光工藝,拋光時間應控制在20～30s。
上傳時間： 2013-11-19
上傳用戶：123454
MEMS是融合了硅微加工,LIGA和精密機械加工等多種加工技術(shù),并應用現(xiàn)代信息技術(shù)構(gòu)成的微型系統(tǒng).
上傳時間： 2013-10-13
上傳用戶：66666
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應商，為了 幫助中國的應用開發(fā)工程師更深入地了解FPGA的具體設(shè)計訣竅，我們特別邀請到了Altera系統(tǒng)應用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術(shù)市場工程師 Philippe Garrault、Xilinx產(chǎn)品應用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計問題發(fā)表他們的獨到見解，包括：什么是目前FPGA應用工 程師面對的最主要設(shè)計問題？如何解決？當開始一個新的FPGA設(shè)計時，你們會推薦客戶采用什么樣 的流程？對于I/O信號分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準備移植到另外一個FPGA、ASIC和結(jié)構(gòu)化ASIC之間進行抉擇？(下)">結(jié)構(gòu)化 ASIC或ASIC，你會建議你的客戶如何做？
上傳時間： 2013-10-21
上傳用戶：wawjj
PCB 被動組件的隱藏特性解析 傳統(tǒng)上，EMC一直被視為「黑色魔術(shù)（black magic）」。其實，EMC是可以藉由數(shù)學公式來理解的。不過，縱使有數(shù)學分析方法可以利用，但那些數(shù)學方程式對實際的EMC電路設(shè)計而言，仍然太過復雜了。幸運的是，在大多數(shù)的實務(wù)工作中，工程師并不需要完全理解那些復雜的數(shù)學公式和存在于EMC規(guī)范中的學理依據(jù)，只要藉由簡單的數(shù)學模型，就能夠明白要如何達到EMC的要求。本文藉由簡單的數(shù)學公式和電磁理論，來說明在印刷電路板（PCB）上被動組件（passivecomponent）的隱藏行為和特性，這些都是工程師想讓所設(shè)計的電子產(chǎn)品通過EMC標準時，事先所必須具備的基本知識。導線和PCB走線導線（wire）、走線（trace）、固定架……等看似不起眼的組件，卻經(jīng)常成為射頻能量的最佳發(fā)射器（亦即，EMI的來源）。每一種組件都具有電感，這包含硅芯片的焊線（bond wire）、以及電阻、電容、電感的接腳。每根導線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會影響導線的阻抗大小，而且對頻率很敏感。依據(jù)LC 的值（決定自共振頻率）和PCB走線的長度，在某組件和PCB走線之間，可以產(chǎn)生自共振（self-resonance），因此，形成一根有效率的輻射天線。在低頻時，導線大致上只具有電阻的特性。但在高頻時，導線就具有電感的特性。因為變成高頻后，會造成阻抗大小的變化，進而改變導線或PCB 走線與接地之間的EMC 設(shè)計，這時必需使用接地面（ground plane）和接地網(wǎng)格（ground grid）。導線和PCB 走線的最主要差別只在于，導線是圓形的，走線是長方形的。導線或走線的阻抗包含電阻R和感抗XL = 2πfL，在高頻時，此阻抗定義為Z = R + j XL j2πfL，沒有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時，感抗大于電阻，此時導線或走線不再是低電阻的連接線，而是電感。一般而言，在音頻以上工作的導線或走線應該視為電感，不能再看成電阻，而且可以是射頻天線。
上傳時間： 2013-11-16
上傳用戶：極客
隨著高頻微波在日常生活上的廣泛應用，例如行動電話、無線個人計算機、無線網(wǎng)絡(luò)等，高頻電路的技術(shù)也日新月異。良好的高頻電路設(shè)計的實現(xiàn)與改善，則建立在于精確的組件模型的基礎(chǔ)上。被動組件如電感、濾波器等的電路模型與電路制作的材料、制程有緊密的關(guān)系，而建立這些組件等效電路模型的方法稱為參數(shù)萃取。 早期的電感制作以金屬繞線為主要的材料與技術(shù)，而近年來，由于高頻與高速電路的應用日益廣泛，加上電路設(shè)計趨向輕薄短小，電感制作的材質(zhì)與技術(shù)也不斷的進步。例如射頻機體電路（RFIC）運用硅材質(zhì)，微波集成電路則廣泛的運用砷化鎵（GaAs）技術(shù)；此外，在低成本的無線通訊射頻應用上，如混合（Hybrid）集成電路則運用有機多芯片模塊（MCMs）結(jié)合傳統(tǒng)的玻璃基板制程，以及低溫共燒陶瓷（LTCC）技術(shù)，制作印刷式平面電感等，以提升組件的質(zhì)量與效能，并減少體積與成本。 本章的重點包涵探討電感的原理與專有名詞，以及以常見的電感結(jié)構(gòu)，并分析影響電感效能的主要因素與其電路模型，最后將以電感的模擬設(shè)計為例，說明電感參數(shù)的萃取。
標簽： 被動組件 電感 設(shè)計與分析
上傳時間： 2014-06-16
上傳用戶：南國時代
半導體的產(chǎn)品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經(jīng)由銲線連接正極的腳。當LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
特點 精確度0.05%滿刻度 ±1位數(shù) 可量測交直流電流/交直流電壓/電位計/傳送器/Pt-100/熱電偶/荷重元/電阻 等信號 顯示范圍-19999-99999可任意規(guī)劃 具有自動歸零或保持或開根號或雙顯示功能 小數(shù)點可任意規(guī)劃 尺寸小,穩(wěn)定性高
上傳時間： 2013-11-22
上傳用戶：dbs012280
樣品的前期處理工藝會對檢測結(jié)果產(chǎn)生影響。不同處理工藝得到的樣品,在表面粗糙度方面產(chǎn)生區(qū)別。不同的表面粗糙度,影響到樣品的測試時間和測試精度。同時,通過儀器調(diào)試,儀器的真空度達到1×10-10 torr,使測試背底和檢測限降低。
上傳時間： 2013-11-21
上傳用戶：gundamwzc
電子書，四大名著之一，脂硯齋重評石頭記，喜歡的就下吧。
標簽： 電子書
上傳時間： 2015-04-21
上傳用戶：saharawalker
無淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實現(xiàn)的任何數(shù)字設(shè)計，為了成功地操 作，可靠的時鐘是非常關(guān)鍵的。設(shè)計不良的時鐘在極限的溫度、電壓或制造工藝的偏差情況下將 導致錯誤的行為，并且調(diào)試困難、花銷很大。 在設(shè)計PLD/FPGA時通常采用幾種時鐘類型。時鐘可 分為如下四種類型：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。多時鐘系統(tǒng)能夠包括上 述四種時鐘類型的任意組合。
上傳時間： 2014-01-13
上傳用戶：xz85592677
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
